找到约 608 条结果
www.eeworm.com

正则表达式的一个小例子

正则表达式的一个小例子,利用正则表达式判断文件中的字符是什么类型的。
2013-12-29 20:02:01 下载 110 查看 1,105
www.eeworm.com

verilong串口发送

输出 * tx - 串口数据发送 * * 输入 * stb - 输入数据已好信号 * dat - 待发送数据 * clk
2025-05-25 21:50:01 下载 4 查看 2,536
www.eeworm.com

2401源码

include "intrins.h" extern void msec(unsigned int x); sbit ht2402_data = P2^0; sbit ht2402_clk
2025-11-16 14:58:56 下载 7 查看 188
www.eeworm.com

设计一个模块

设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch
2015-04-18 20:52:01 下载 68 查看 1,044
www.eeworm.com

积分梳状滤波器

积分梳状滤波器,CIC设计,三级CIC抽取器实例:cic3_decimator.V module cic3_decimator(clk, x_in, y_out)
2014-01-01 13:55:10 下载 192 查看 1,116
www.eeworm.com

清除系统各个位置垃圾文件的批处理程序

清除系统各个位置垃圾文件的批处理程序,虽然不是什么独创的程序,但却非常实用,我一直在用!
2016-01-16 10:37:01 下载 97 查看 1,064
www.eeworm.com

普通io口模拟串口程序

普通io口模拟串口程序,比一般网站上边的要好些,不知道和我们这里的比会是什么结果
2014-01-07 04:34:01 下载 109 查看 1,154
www.eeworm.com

PID算法介绍

介绍PID算法是什么,从古时候说到如今,例子也举得很好,希望对有志于学习pid同学们有帮助
2025-11-19 14:56:32 下载 8 查看 251
www.eeworm.com

基于vhdl的移位寄存器设计

16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口
2013-04-24 16:38:41 下载 127 查看 1,124
www.eeworm.com

基于vhdl的移位寄存器设计

16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口
2024-05-18 19:30:01 下载 9 查看 4,173
www.eeworm.com

这是个人工智能模型。只能接收陈述语句的训练

只能接收陈述语句的训练,如“苹果是红的”,也可用陈述句提问,如“苹果是什么
2014-01-25 14:32:21 下载 82 查看 1,071
www.eeworm.com

最近一个项目

最近一个项目,需要知道FLASH的SWF格式中第几帧是什么内容,因此本文档对SWF文件格式分析很重要
2014-10-30 04:15:03 下载 131 查看 1,038
www.eeworm.com

这是一段启动代码

这是一段启动代码,我也不知道是什么的,自己下这看一下吧,应该有点用的
2014-01-24 12:18:01 下载 37 查看 1,064
www.eeworm.com

分频器的vhdl描述

分频器的vhdl描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
2014-01-16 17:20:01 下载 27 查看 1,080
www.eeworm.com

ad821test

40M TI Analog to digtal 很好用的AD 只需要一个40M的CLK 驱动即可 有单端和双端两种方式
2025-06-11 10:00:01 下载 5 查看 3,295
www.eeworm.com

STM8L中文手册

写使用系统时钟开关选择目标时钟源的8位值寄存器(clk_swr)。然后swbsy位是由硬件,和目标源振荡器开始。古老的时钟源继续驱动CPU和外设。

2。

2022-07-17 14:50:01 下载 1 查看 1,895
www.eeworm.com

Verilog的135个经典设计 实例

input cin;assign(cout,suml=i na +i nb+ci n;endmodule

【例3.2]4位计数器

module count 4(out,reset,clk

2022-06-16 12:30:01 下载 8 查看 9,061
www.eeworm.com

该程序设计了一个产生PCM码流时序信号的模块

该程序设计了一个产生PCM码流时序信号的模块,他包括输入端CLK,SET及输出端Q1,Q2,Q3
2014-01-09 01:59:01 下载 106 查看 1,124
www.eeworm.com

实时软件组件-RTSC

实时软件组件-RTSC

在使用TI的开发工具CCS中,里面有几个重要的概念,一直不太清晰,RTSC是什么,XDCTool是什么?包是什么

2022-09-17 05:40:02 下载 9 查看 6,665
www.eeworm.com

基于VHDL设计的数字钟

每到59分52秒就开始以clk1的频率报时,当到整点时就以clk2的频率报时。
2024-02-07 05:50:01 下载 7 查看 9,152
‹ 上一页 1 ... 5 6 7 8 9 10 11 12 13 14 15 ... 31 下一页 ›