delay_1t.v

来自「采用快速中指滤波算法实现图像的中值滤波」· Verilog 代码 · 共 21 行

/*************************************************************************************
/模块功能：延时。将输入数据延时一个时钟周期之后输出

*************************************************************************************/
module delay_1T(
    clk,
    d_in,
    d_out
    );

input         clk;
input  [7:0]  d_in;
output [7:0]  d_out;

reg    [7:0]  d_out;

always@(posedge clk)
  d_out <= d_in;


endmodule