test_pass_buffer_8bit.v

来自「用vhdl语言实现2DPSK数字传输」· Verilog 代码 · 共 41 行

//这个模块实在琐存信号的控制下，实现实时数据与琐存数据的转换；
//将用于数码管显示，LED灯的数据输入端；lock用于LCD显示控制模块的时钟驱动。
module test_pass_buffer_8bit(change,din,dout,lock);
input change;
input [7:0] din;
output lock;
output [7:0] dout;
wire lock;

pass_buffer(.change(change),.din(din[0]),.dout(dout[0]),.lock(lock));
pass_buffer(.change(change),.din(din[1]),.dout(dout[1]),.lock());
pass_buffer(.change(change),.din(din[2]),.dout(dout[2]),.lock());
pass_buffer(.change(change),.din(din[3]),.dout(dout[3]),.lock());
pass_buffer(.change(change),.din(din[4]),.dout(dout[4]),.lock());
pass_buffer(.change(change),.din(din[5]),.dout(dout[5]),.lock());
pass_buffer(.change(change),.din(din[6]),.dout(dout[6]),.lock());
pass_buffer(.change(change),.din(din[7]),.dout(dout[7]),.lock());

endmodule
//pass==0：实时跟踪；lock=1;
//pass==1; 琐存模式；lock=0;//这个模块实在琐存信号的控制下，实现实时数据与琐存数据的转换；
//将用于数码管显示，LED灯的数据输入端；lock用于LCD显示控制模块的时钟驱动。
module pass_buffer_8bit(change,din,dout,lock);
input change;
input [7:0] din;
output lock;
output [7:0] dout;
wire lock;

pass_buffer(.change(change),.din(din[0]),.dout(dout[0]),.lock(lock));
pass_buffer(.change(change),.din(din[1]),.dout(dout[1]),.lock());
pass_buffer(.change(change),.din(din[2]),.dout(dout[2]),.lock());
pass_buffer(.change(change),.din(din[3]),.dout(dout[3]),.lock());
pass_buffer(.change(change),.din(din[4]),.dout(dout[4]),.lock());
pass_buffer(.change(change),.din(din[5]),.dout(dout[5]),.lock());
pass_buffer(.change(change),.din(din[6]),.dout(dout[6]),.lock());
pass_buffer(.change(change),.din(din[7]),.dout(dout[7]),.lock());

endmodule
//pass==0：实时跟踪；lock=1;
//pass==1; 琐存模式；lock=0;