欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用vhdl语言实现
用vhdl语言实现
VHDL/FPGA/Verilog
15610 K
99 次下载
2014-01-13
资源详细信息
文件格式
RAR
文件大小
15610 K
资源分类
VHDL/FPGA/Verilog
上传者
ldh_ncu10
发布时间
2014-01-13 04:17
下载统计
99
次
所需积分
2 积分
用vhdl语言实现 - 资源详细说明
用vhdl语言实现,从sdisk上读取并播放音乐的功能。 附有详细的设计文档说明
用vhdl语言实现 - 源码文件列表
本资源包含 9 个源码文件
支持在线预览,点击文件名即可查看
1
sd.rar
查看源码
2
player.rar
查看源码
3
sd卡控制模块状态机.doc
查看源码
4
音乐播放器file_ctrl模块有限状态机的状态图_ed2.doc
查看源码
5
状态机在音乐播放器设计中的作用.ppt
查看源码
6
winhex_16_12.7_sr-3_usemm.com.rar
查看源码
7
音乐播放器状态图(主).doc
查看源码
8
音乐播放器.doc
查看源码
9
sd卡状态图.xls
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用vhdl语言实现
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#SD卡
#音频播放
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
语言实现
用VHDL语言实现,从sdisk上读取并播放音乐的功能。 附有详细的设计文档说明...
2014-01-13
99 次
1034 浏览
2
利用
VHDL
语言实现在
利用VHDL语言实现在,altera 公司的cyclone芯片上实现数字信号的2psk调制解调功能...
2014-01-25
76 次
1031 浏览
3
用
VHDL
语言实现的pic16f84
用VHDL语言实现的pic16f84,研究SOC嵌入式系统设计很有帮助...
2016-12-23
198 次
1060 浏览
4
运用
VHDL
语言实现的
运用VHDL语言实现的,功能是实现可控计数器。...
2013-12-30
186 次
1083 浏览
5
用
VHDL
语言实现六分频
用VHDL语言实现六分频,并且已经通过编译和仿真。由此可举一反三,实现任意偶数次分频。...
2015-09-19
156 次
1149 浏览
6
用
VHDL
语言实现电子钟
用VHDL语言实现电子钟...
2014-01-02
152 次
1043 浏览
7
使用
VHDL
语言实现计数器功能 ……使用
VHDL
语言实现计数器功能
使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能...
2017-07-15
153 次
1070 浏览
8
用
VHDL
语言实现数显时钟
用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块...
2013-12-25
78 次
1081 浏览
9
用
VHDL
语言实现的除法器
用VHDL语言实现的除法器,可以处理非整除运算。精度0.004...
2014-01-26
69 次
1090 浏览
10
用
VHDL
语言实现闹钟功能
用 VHDL语言实现闹钟功能,可用于数字钟设计的单元电路,显示电路程序。...
2016-06-13
181 次
1060 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源