dpsk.fit.rpt

来自「用vhdl语言实现2DPSK数字传输」· RPT 代码 · 共 456 行 · 第 1/5 页

; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/s/桌面/Newest/设计/DPSK/DPSK.pin.


+-----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                             ;
+---------------------------------------------+-------------------------------------------------------------+
; Resource                                    ; Usage                                                       ;
+---------------------------------------------+-------------------------------------------------------------+
; Total logic elements                        ; 271 / 1,270 ( 21 % )                                        ;
;     -- Combinational with no register       ; 72                                                          ;
;     -- Register only                        ; 29                                                          ;
;     -- Combinational with a register        ; 170                                                         ;
;                                             ;                                                             ;
; Logic element usage by number of LUT inputs ;                                                             ;
;     -- 4 input functions                    ; 95                                                          ;
;     -- 3 input functions                    ; 32                                                          ;
;     -- 2 input functions                    ; 107                                                         ;
;     -- 1 input functions                    ; 13                                                          ;
;     -- 0 input functions                    ; 24                                                          ;
;                                             ;                                                             ;
; Logic elements by mode                      ;                                                             ;
;     -- normal mode                          ; 241                                                         ;
;     -- arithmetic mode                      ; 30                                                          ;
;     -- qfbk mode                            ; 34                                                          ;
;     -- register cascade mode                ; 0                                                           ;
;     -- synchronous clear/load mode          ; 78                                                          ;
;     -- asynchronous clear/load mode         ; 17                                                          ;
;                                             ;                                                             ;
; Total registers                             ; 199 / 1,270 ( 16 % )                                        ;
; Total LABs                                  ; 31 / 127 ( 24 % )                                           ;
; Logic elements in carry chains              ; 34                                                          ;
; User inserted logic elements                ; 0                                                           ;
; Virtual pins                                ; 0                                                           ;
; I/O pins                                    ; 51 / 116 ( 44 % )                                           ;
;     -- Clock pins                           ; 2                                                           ;
; Global signals                              ; 4                                                           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                                               ;
; Global clocks                               ; 4 / 4 ( 100 % )                                             ;
; Average interconnect usage                  ; 7%                                                          ;
; Peak interconnect usage                     ; 8%                                                          ;
; Maximum fan-out node                        ; lcdcont:inst1|clockdiv:div|clock_int                        ;
; Maximum fan-out                             ; 68                                                          ;
; Highest non-global fan-out signal           ; DPSK_shell:inst|LCM_pre:comb_12|key_buffer:comb_42|state.s2 ;
; Highest non-global fan-out                  ; 60                                                          ;
; Total fan-out                               ; 1040                                                        ;
; Average fan-out                             ; 3.23                                                        ;
+---------------------------------------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; change           ; 43    ; 4        ; 5            ; 3            ; 3           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; channel_choice_m ; 31    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; channel_choide_a ; 30    ; 1        ; 0            ; 5            ; 6           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; clk_50MHz        ; 18    ; 1        ; 0            ; 7            ; 5           ; 25                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; din_a2           ; 75    ; 3        ; 17           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; din_m2           ; 76    ; 3        ; 17           ; 2            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; reset            ; 42    ; 4        ; 4            ; 3            ; 0           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+