📄 elc_clock.sta.rpt
字号:
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[9] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[9] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[10] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[10] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[7] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[7] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[4] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[4] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[0] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[0] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[2] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[2] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; count1ms[3] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; count1ms[3] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk ; Rise ; clk1s ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk ; Rise ; clk1s ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[1] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[1] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1ms ; Rise ; segdata[5]~reg0 ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1ms ; Rise ; segdata[5]~reg0 ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[2] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[2] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[3] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[3] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[0] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[0] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[1] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[1] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[2] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[2] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[2] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[2] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[3] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[3] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[0] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[0] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[1] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[1] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[6] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[6] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[5] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[5] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; minute[4] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; minute[4] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[5] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[5] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[4] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[4] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; second[6] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; second[6] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[6] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[6] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[5] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[5] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[3] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[3] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1s ; Rise ; hour[4] ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1s ; Rise ; hour[4] ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1ms ; Rise ; segdata[6]~reg0 ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1ms ; Rise ; segdata[6]~reg0 ;
; -1.318 ; 0.500 ; 1.818 ; High ; clk1ms ; Rise ; segdata[7]~reg0 ;
; -1.318 ; 0.500 ; 1.818 ; Low ; clk1ms ; Rise ; segdata[7]~reg0 ;
+--------+--------------+----------------+-------+--------+------------+-----------------+
+-------------------------------------------------------------------+
; Setup Transfers ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk ; clk ; 2474 ; 0 ; 0 ; 0 ;
; clk1ms ; clk1ms ; 204 ; 0 ; 0 ; 0 ;
; clk1s ; clk1ms ; 3258908 ; 0 ; 0 ; 0 ;
; clk1s ; clk1s ; 432 ; 0 ; 0 ; 0 ;
+------------+----------+----------+----------+----------+----------+
+-------------------------------------------------------------------+
; Hold Transfers ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk ; clk ; 2474 ; 0 ; 0 ; 0 ;
; clk1ms ; clk1ms ; 204 ; 0 ; 0 ; 0 ;
; clk1s ; clk1ms ; 3258908 ; 0 ; 0 ; 0 ;
; clk1s ; clk1s ; 432 ; 0 ; 0 ; 0 ;
+------------+----------+----------+----------+----------+----------+
+------------------------------------------------+
; Unconstrained Paths ;
+---------------------------------+-------+------+
; Property ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks ; 0 ; 0 ;
; Unconstrained Clocks ; 0 ; 0 ;
; Unconstrained Input Ports ; 1 ; 1 ;
; Unconstrained Input Port Paths ; 21 ; 21 ;
; Unconstrained Output Ports ; 16 ; 16 ;
; Unconstrained Output Port Paths ; 24 ; 24 ;
+---------------------------------+-------+------+
+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
Info: Version 6.1 Build 201 11/27/2006 SJ Full Version
Info: Processing started: Fri Apr 13 17:23:19 2007
Info: Command: quartus_sta elc_clock -c elc_clock
Info: qsta_default_script.tcl version: 23.0.1.4
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Critical Warning: SDC file not found: 'elc_clock.sdc'
Info: No base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk clk
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk1s clk1s
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk1ms clk1ms
Info: Worst-case setup slack is -19.345
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: -19.345 -210.699 clk1ms
Info: -7.776 -148.953 clk1s
Info: -6.976 -332.014 clk
Info: Worst-case hold slack is 1.059
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: 1.059 0.000 clk1ms
Info: 1.223 0.000 clk
Info: 1.314 0.000 clk1s
Info: No recovery paths to report
Info: No removal paths to report
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
Info: Allocated 102 megabytes of memory during processing
Info: Processing ended: Fri Apr 13 17:23:21 2007
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -