median.map.rpt

来自「用verilog编辑的中值滤波器！语言旁表有注释方便理解！」· RPT 代码 · 共 740 行 · 第 1/5 页

+-----------------+-----------------+-----------------+-----------------+
; piy.00000000000 ; 0               ; 0               ; 0               ;
; piy.00000000001 ; 1               ; 0               ; 1               ;
; piy.00000000010 ; 1               ; 1               ; 0               ;
+-----------------+-----------------+-----------------+-----------------+


Encoding Type:  One-Hot
+-------------------------------------------+
; State Machine - |median|img_y             ;
+----------+----------+----------+----------+
; Name     ; img_y.00 ; img_y.10 ; img_y.01 ;
+----------+----------+----------+----------+
; img_y.00 ; 0        ; 0        ; 0        ;
; img_y.01 ; 1        ; 0        ; 1        ;
; img_y.10 ; 1        ; 1        ; 0        ;
+----------+----------+----------+----------+


+--------------------------------------------------------------------------+
; Registers Removed During Synthesis                                       ;
+----------------------------------------+---------------------------------+
; Register name                          ; Reason for Removal              ;
+----------------------------------------+---------------------------------+
; ram:r2|addr_reg[0]                     ; Merged with ram:r3|addr_reg[0]  ;
; ram:r1|addr_reg[0]                     ; Merged with ram:r3|addr_reg[0]  ;
; ram:r2|addr_reg[1]                     ; Merged with ram:r3|addr_reg[1]  ;
; ram:r1|addr_reg[1]                     ; Merged with ram:r3|addr_reg[1]  ;
; ram:r2|addr_reg[2]                     ; Merged with ram:r3|addr_reg[2]  ;
; ram:r1|addr_reg[2]                     ; Merged with ram:r3|addr_reg[2]  ;
; ram:r2|addr_reg[3]                     ; Merged with ram:r3|addr_reg[3]  ;
; ram:r1|addr_reg[3]                     ; Merged with ram:r3|addr_reg[3]  ;
; ram:r2|addr_reg[4]                     ; Merged with ram:r3|addr_reg[4]  ;
; ram:r1|addr_reg[4]                     ; Merged with ram:r3|addr_reg[4]  ;
; ram:r2|addr_reg[5]                     ; Merged with ram:r3|addr_reg[5]  ;
; ram:r1|addr_reg[5]                     ; Merged with ram:r3|addr_reg[5]  ;
; ram:r2|addr_reg[6]                     ; Merged with ram:r3|addr_reg[6]  ;
; ram:r1|addr_reg[6]                     ; Merged with ram:r3|addr_reg[6]  ;
; ram:r2|addr_reg[7]                     ; Merged with ram:r3|addr_reg[7]  ;
; ram:r1|addr_reg[7]                     ; Merged with ram:r3|addr_reg[7]  ;
; ram:r2|addr_reg[8]                     ; Merged with ram:r3|addr_reg[8]  ;
; ram:r1|addr_reg[8]                     ; Merged with ram:r3|addr_reg[8]  ;
; ram:r2|addr_reg[9]                     ; Merged with ram:r3|addr_reg[9]  ;
; ram:r1|addr_reg[9]                     ; Merged with ram:r3|addr_reg[9]  ;
; ram:r2|addr_reg[10]                    ; Merged with ram:r3|addr_reg[10] ;
; ram:r1|addr_reg[10]                    ; Merged with ram:r3|addr_reg[10] ;
; sum[0]                                 ; Lost fanout                     ;
; cur_state~298                          ; Lost fanout                     ;
; cur_state~299                          ; Lost fanout                     ;
; cur_state~300                          ; Lost fanout                     ;
; cur_state~301                          ; Lost fanout                     ;
; state~173                              ; Lost fanout                     ;
; state~174                              ; Lost fanout                     ;
; state~175                              ; Lost fanout                     ;
; piy~147                                ; Lost fanout                     ;
; piy~148                                ; Lost fanout                     ;
; piy~149                                ; Lost fanout                     ;
; piy~150                                ; Lost fanout                     ;
; piy~151                                ; Lost fanout                     ;
; piy~152                                ; Lost fanout                     ;
; piy~153                                ; Lost fanout                     ;
; piy~154                                ; Lost fanout                     ;
; piy~155                                ; Lost fanout                     ;
; Total Number of Removed Registers = 39 ;                                 ;
+----------------------------------------+---------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 334   ;
; Number of registers using Synchronous Clear  ; 11    ;
; Number of registers using Synchronous Load   ; 144   ;
; Number of registers using Asynchronous Clear ; 51    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 331   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; en                                     ; 20      ;
; Total number of inverted registers = 1 ;         ;
+----------------------------------------+---------+


+----------------------------------------------+
; Registers Packed Into Inferred Megafunctions ;
+---------------------+--------------+---------+
; Register Name       ; Megafunction ; Type    ;
+---------------------+--------------+---------+
; ram:r3|addr_reg[0]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[1]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[2]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[3]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[4]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[5]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[6]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[7]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[8]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[9]  ; ram:r3|mem~0 ; RAM     ;
; ram:r3|addr_reg[10] ; ram:r3|mem~0 ; RAM     ;
+---------------------+--------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |median|b_mid[0]           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |median|a_mid[3]           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |median|c_mid[0]           ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |median|mid[3]             ;
; 6:1                ; 11 bits   ; 44 LEs        ; 11 LEs               ; 33 LEs                 ; Yes        ; |median|pix[9]             ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |median|min[7]             ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |median|b_max[6]           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |median|a_max[0]           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |median|c_max[6]           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |median|max[3]             ;
; 7:1                ; 11 bits   ; 44 LEs        ; 11 LEs               ; 33 LEs                 ; Yes        ; |median|addr[2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |median|q_mid[6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |median|b_min[2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |median|a_min[1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |median|c_min[0]           ;
; 9:1                ; 24 bits   ; 144 LEs       ; 48 LEs               ; 96 LEs                 ; Yes        ; |median|c3[2]~reg0         ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |median|cur_state~54       ;
; 6:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |median|img_y~13           ;
; 6:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; No         ; |median|cur_state~51       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------+
; Source assignments for ram:r1|altsyncram:mem_rtl_0|altsyncram_hd61:auto_generated ;
+---------------------------------+--------------------+------+---------------------+
; Assignment                      ; Value              ; From ; To                  ;
+---------------------------------+--------------------+------+---------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                   ;
+---------------------------------+--------------------+------+---------------------+


+-----------------------------------------------------------------------------------+