3x3中值滤波 verilog - 免费下载

VHDL/Verilog/EDA源码资源 文件大小:53 K

📋 资源详细信息

文件格式
RAR
上传用户
上传时间
文件大小
53 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示:本资源由用户 wbq 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。

资源简介

处理3x3中值滤波,代码分模块,很好的硬件实现方法。

源码文件列表

📂 共 26 个源码文件 点击文件名可在线查看源代码

1 📄
drf1024x16.v
大小: 23.35 KB
查看源码
2 📄
data_gen.v
大小: 8.74 KB
查看源码
3 📄
edge_detect.v
大小: 6.6 KB
查看源码
5 📄
comparator_mdf.v
大小: 4.85 KB
查看源码
6 📄
rd_ctr_mdf.v
大小: 18.67 KB
查看源码
7 📄
dsram1920x16.v
大小: 3.86 KB
查看源码
8 📄
drf896x16.v
大小: 23.35 KB
查看源码
10 📄
wr_ctr_mdf.v
大小: 5.54 KB
查看源码
11 📄
median_filter.v
大小: 9.48 KB
查看源码
12 📄
yuv_data_out.v
大小: 7.01 KB
查看源码
13 📄
drf1024x16.v
大小: 23.35 KB
查看源码
14 📄
data_gen.v
大小: 8.7 KB
查看源码
15 📄
edge_detect.v
大小: 6.6 KB
查看源码
💡
温馨提示:点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。

立即下载此资源

提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源:

相关资源推荐