虫虫虫开发者社区

上传资源

3x3中值滤波 verilog

VHDL/Verilog/EDA源码 53 K 140 次下载 2013-07-23

资源详细信息

文件格式

RAR

文件大小

53 K

资源分类

VHDL/Verilog/EDA源码

上传者

发布时间

2013-07-23 00:50

下载统计

140 次

所需积分

2 积分

3x3中值滤波 verilog - 资源详细说明

处理3x3中值滤波，代码分模块，很好的硬件实现方法。

3x3中值滤波 verilog - 源码文件列表

本资源包含 26 个源码文件支持在线预览，点击文件名即可查看

1

drf1024x16.v

2

data_gen.v

3

edge_detect.v

4

top_median_filter.v

5

comparator_mdf.v

6

rd_ctr_mdf.v

7

dsram1920x16.v

8

drf896x16.v

9

line_buffers_mdf.v

10

wr_ctr_mdf.v

11

median_filter.v

12

yuv_data_out.v

13

drf1024x16.v

14

data_gen.v

15

edge_detect.v

查看完整源码列表 (共 26 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 3x3中值滤波 verilog

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/Verilog/EDA源码资源：

#Verilog #FPGA #中值滤波

相关VHDL/Verilog/EDA源码资源推荐