clock.v

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

module clock(A1, B1,clk ,clk_lk,turn,change , a,b,c,d,e,f,g,
               Ms1,Ms2,Ms3,Ms4,Ms5,Ms6,Ld_h,Ld_m,Ld_alert,out,
            reset,reset1);  /*信号的定义
                当A1，B1为输入控制信号对模式进行选择；其中当A1B1==00时为计时状态
               当A1B1=01时为调时状态，且turn=0时调整的为分钟信号，turn=1时调整的为时的信号
               当A1B1=10时为定时信号，turn==0时对分钟进行定时，turn==1时对时进行调整
                Ms1~Ms6为数码管的使能端
                Ld_h,Ld_m,Ld_alert,out分别为调时分信号，和响铃信号（整点报时和定时响铃）和显示是否进行了闹铃设置
                 reset为清零复位信号，reset1为开启关闭闹铃a,b,c,d,e,f,g为数码管输入信号*/

input   A1, B1,clk ,clk_lk,turn,change ,reset,reset1;    /*输入信号*/
output  a,b,c,d,e,f,g,Ms1,Ms2,Ms3,Ms4,Ms5,Ms6,Ld_h,Ld_m,Ld_alert,out;/*输出信号*/
wire    A1, B1,clk ,clk_lk,turn,change ,reset,reset1,out;
reg     a,b,c,d,e,f,g,Ms1,Ms2,Ms3,Ms4,Ms5,Ms6,Ld_h,Ld_alert,Ld_m;
reg    thour,  tmin, dhour, dmin;/*调时和定时信号*/
reg   [7:0] hour3 ,min3,sec3,hour1,min1,sec1,hour2,min2,sec2;/*hour1,min1,sec1为计时和调时状态下时分秒的显示，hour2,min2,sec2为定
           时状态下时分秒的显示