📄 gate_control.fit.rpt
字号:
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1 ; 0 ; -- ; GND+ ; ; ; ; ;
; 2 ; 1 ; -- ; GND+ ; ; ; ; ;
; 3 ; 2 ; -- ; VCC ; power ; ; ; ;
; 4 ; 3 ; -- ; dp_s1hz ; output ; TTL ; ; N ;
; 5 ; 4 ; -- ; dp_s10hz ; output ; TTL ; ; N ;
; 6 ; 5 ; -- ; dp_s100hz ; output ; TTL ; ; N ;
; 7 ; 6 ; -- ; +TDI ; input ; TTL ; ; N ;
; 8 ; 7 ; -- ; Counter_EN ; output ; TTL ; ; N ;
; 9 ; 8 ; -- ; Counter_Clr ; output ; TTL ; ; N ;
; 10 ; 9 ; -- ; GND ; gnd ; ; ; ;
; 11 ; 10 ; -- ; Latch_EN ; output ; TTL ; ; N ;
; 12 ; 11 ; -- ; RESERVED ; ; ; ; ;
; 13 ; 12 ; -- ; +TMS ; input ; TTL ; ; N ;
; 14 ; 13 ; -- ; RESERVED ; ; ; ; ;
; 15 ; 14 ; -- ; VCC ; power ; ; ; ;
; 16 ; 15 ; -- ; SW1 ; input ; TTL ; ; N ;
; 17 ; 16 ; -- ; RESERVED ; ; ; ; ;
; 18 ; 17 ; -- ; RESERVED ; ; ; ; ;
; 19 ; 18 ; -- ; RESERVED ; ; ; ; ;
; 20 ; 19 ; -- ; f1hz ; input ; TTL ; ; N ;
; 21 ; 20 ; -- ; f10hz ; input ; TTL ; ; N ;
; 22 ; 21 ; -- ; GND ; gnd ; ; ; ;
; 23 ; 22 ; -- ; VCC ; power ; ; ; ;
; 24 ; 23 ; -- ; f100hz ; input ; TTL ; ; N ;
; 25 ; 24 ; -- ; RESERVED ; ; ; ; ;
; 26 ; 25 ; -- ; RESERVED ; ; ; ; ;
; 27 ; 26 ; -- ; RESERVED ; ; ; ; ;
; 28 ; 27 ; -- ; SW2 ; input ; TTL ; ; N ;
; 29 ; 28 ; -- ; RESERVED ; ; ; ; ;
; 30 ; 29 ; -- ; GND ; gnd ; ; ; ;
; 31 ; 30 ; -- ; RESERVED ; ; ; ; ;
; 32 ; 31 ; -- ; +TCK ; input ; TTL ; ; N ;
; 33 ; 32 ; -- ; SW0 ; input ; TTL ; ; N ;
; 34 ; 33 ; -- ; RESERVED ; ; ; ; ;
; 35 ; 34 ; -- ; VCC ; power ; ; ; ;
; 36 ; 35 ; -- ; RESERVED ; ; ; ; ;
; 37 ; 36 ; -- ; RESERVED ; ; ; ; ;
; 38 ; 37 ; -- ; *TDO ; output ; TTL ; ; N ;
; 39 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 40 ; 39 ; -- ; RESERVED ; ; ; ; ;
; 41 ; 40 ; -- ; RESERVED ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; GND+ ; ; ; ; ;
; 44 ; 43 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+------+------------------------+
; TTL ; 0 pF ; Not Available ;
+--------------+------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |gate_control ; 9 ; 16 ; |gate_control ;
+----------------------------+------------+------+---------------------+
+------------------------------------------------------------------------------------------+
; Control Signals ;
+----------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+----------+----------+---------+-------+--------+----------------------+------------------+
; fref~106 ; LC4 ; 3 ; Clock ; no ; -- ; -- ;
+----------+----------+---------+-------+--------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name ; Fan-Out ;
+--------------------+------------+
; SW2 ; 6 ;
; SW1 ; 6 ;
; SW0 ; 5 ;
; always0~10sexp ; 4 ;
; wire_1 ; 3 ;
; fref~106 ; 3 ;
; wire_2 ; 2 ;
; dp_s100hz$latch~10 ; 2 ;
; dp_s10hz$latch~10 ; 2 ;
; dp_s1hz$latch~10 ; 2 ;
; f100hz ; 1 ;
; f10hz ; 1 ;
; f1hz ; 1 ;
; Latch_EN~11 ; 1 ;
; fref~94 ; 1 ;
; fref~100 ; 1 ;
+--------------------+------------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 14 / 72 ( 19 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.50) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 1 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 0.50) ; Number of LABs (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 1 ;
+-------------------------------------------------+-----------------------------+
+--------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+---------------------------------------------------+---------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+---------------------------------------------------+---------------------------------+
; A ; LC9 ; SW1, f10hz, f1hz ; fref~94 ;
; A ; LC8 ; SW2, f100hz, fref~100 ; fref~106 ;
; A ; LC1 ; dp_s1hz$latch~10, SW2, SW1, always0~10sexp, SW0 ; dp_s1hz$latch~10, dp_s1hz ;
; A ; LC2 ; dp_s10hz$latch~10, SW2, SW1, always0~10sexp, SW0 ; dp_s10hz$latch~10, dp_s10hz ;
; A ; LC3 ; SW2, dp_s100hz$latch~10, always0~10sexp, SW0, SW1 ; dp_s100hz$latch~10, dp_s100hz ;
; A ; LC4 ; fref~94, fref~106, always0~10sexp, SW0, SW2, SW1 ; fref~106, wire_1, wire_2 ;
; A ; LC5 ; fref~106 ; wire_2, Counter_EN, Latch_EN~11 ;
; A ; LC6 ; wire_1, fref~106 ; Latch_EN~11, Counter_Clr ;
; A ; LC7 ; wire_1, wire_2 ; Latch_EN ;
+-----+------------+---------------------------------------------------+---------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Mon Jul 17 20:29:18 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off gate_control -c gate_control
Info: Automatically selected device EPM7032SLC44-5 for design gate_control
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Mon Jul 17 20:29:19 2006
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -