verilog写的数字频率计的显示模块,可以

资 源 简 介

verilog写的数字频率计的显示模块,可以

您 可 能 感 兴 趣 的

• Verilog HDL下的4 位数字频率计控制模块源代码
• verilog写的数字频率计的显示模块,可以
• verilog写的数字频率计的选择模块,用与显示的选择
• 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
• 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
• verilog写的数字频率计的控制模块,对程序进行控制
• 采用Verilog HDL语言编写的数字频率计
• 8位十进制显示数字频率计(带周期)设计报告
• 四位十进制数码显示、量程自动转换的数字频率计。
• 简易数字频率计题解.（ 1997年 B 题 ） 编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务 设计并制作一台数字显示的简易频率计。 （二）要求 1.基本要求