⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 an_dcfifo_top.qarlog

📁 alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输
💻 QARLOG
字号:


******* Archived project restoration attempt on Wed Aug 27 15:58:13 2008
Source archive file:	D:/design/an_dcfifo_top.qar
Archive was extracted into	D:/design/an_dcfifo_top_restored
		 - successfully.

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -