up3_clock.tan.rpt
来自「用vhdl设计实现的多功能电子钟」· RPT 代码 · 共 339 行 · 第 1/5 页
RPT
339 行
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_48Mhz ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_48Mhz' ;
+-----------------------------------------+-----------------------------------------------------+--------------+-------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------+-------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 69.77 MHz ( period = 14.332 ns ) ; BCD_MON1[3] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 14.071 ns ;
; N/A ; 69.77 MHz ( period = 14.332 ns ) ; BCD_MON1[3] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 14.071 ns ;
; N/A ; 69.77 MHz ( period = 14.332 ns ) ; BCD_MON1[3] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 14.071 ns ;
; N/A ; 70.57 MHz ( period = 14.170 ns ) ; BCD_MON1[0] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.909 ns ;
; N/A ; 70.57 MHz ( period = 14.170 ns ) ; BCD_MON1[0] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.909 ns ;
; N/A ; 70.57 MHz ( period = 14.170 ns ) ; BCD_MON1[0] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.909 ns ;
; N/A ; 71.19 MHz ( period = 14.047 ns ) ; BCD_MON1[2] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.786 ns ;
; N/A ; 71.19 MHz ( period = 14.047 ns ) ; BCD_MON1[2] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.786 ns ;
; N/A ; 71.19 MHz ( period = 14.047 ns ) ; BCD_MON1[2] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.786 ns ;
; N/A ; 71.40 MHz ( period = 14.006 ns ) ; BCD_MON1[3] ; BCD_DAY0[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.745 ns ;
; N/A ; 71.57 MHz ( period = 13.973 ns ) ; BCD_MON1[3] ; BCD_DAY1[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.714 ns ;
; N/A ; 71.57 MHz ( period = 13.973 ns ) ; BCD_MON1[3] ; BCD_DAY1[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.714 ns ;
; N/A ; 71.57 MHz ( period = 13.973 ns ) ; BCD_MON1[3] ; BCD_DAY1[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.714 ns ;
; N/A ; 71.57 MHz ( period = 13.973 ns ) ; BCD_MON1[3] ; BCD_DAY1[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.714 ns ;
; N/A ; 72.21 MHz ( period = 13.849 ns ) ; BCD_MON1[1] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.588 ns ;
; N/A ; 72.21 MHz ( period = 13.849 ns ) ; BCD_MON1[1] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.588 ns ;
; N/A ; 72.21 MHz ( period = 13.849 ns ) ; BCD_MON1[1] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.588 ns ;
; N/A ; 72.23 MHz ( period = 13.844 ns ) ; BCD_MON1[0] ; BCD_DAY0[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.583 ns ;
; N/A ; 72.41 MHz ( period = 13.811 ns ) ; BCD_MON1[0] ; BCD_DAY1[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.552 ns ;
; N/A ; 72.41 MHz ( period = 13.811 ns ) ; BCD_MON1[0] ; BCD_DAY1[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.552 ns ;
; N/A ; 72.41 MHz ( period = 13.811 ns ) ; BCD_MON1[0] ; BCD_DAY1[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.552 ns ;
; N/A ; 72.41 MHz ( period = 13.811 ns ) ; BCD_MON1[0] ; BCD_DAY1[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.552 ns ;
; N/A ; 72.88 MHz ( period = 13.721 ns ) ; BCD_MON1[2] ; BCD_DAY0[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.460 ns ;
; N/A ; 73.06 MHz ( period = 13.688 ns ) ; BCD_MON1[2] ; BCD_DAY1[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.429 ns ;
; N/A ; 73.06 MHz ( period = 13.688 ns ) ; BCD_MON1[2] ; BCD_DAY1[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.429 ns ;
; N/A ; 73.06 MHz ( period = 13.688 ns ) ; BCD_MON1[2] ; BCD_DAY1[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.429 ns ;
; N/A ; 73.06 MHz ( period = 13.688 ns ) ; BCD_MON1[2] ; BCD_DAY1[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.429 ns ;
; N/A ; 73.13 MHz ( period = 13.674 ns ) ; BCD_MON0[3] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.413 ns ;
; N/A ; 73.13 MHz ( period = 13.674 ns ) ; BCD_MON0[3] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.413 ns ;
; N/A ; 73.13 MHz ( period = 13.674 ns ) ; BCD_MON0[3] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.413 ns ;
; N/A ; 73.92 MHz ( period = 13.529 ns ) ; BCD_MON0[1] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.268 ns ;
; N/A ; 73.92 MHz ( period = 13.529 ns ) ; BCD_MON0[1] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.268 ns ;
; N/A ; 73.92 MHz ( period = 13.529 ns ) ; BCD_MON0[1] ; BCD_DAY0[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.268 ns ;
; N/A ; 73.95 MHz ( period = 13.523 ns ) ; BCD_MON1[1] ; BCD_DAY0[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.262 ns ;
; N/A ; 74.13 MHz ( period = 13.490 ns ) ; BCD_MON1[1] ; BCD_DAY1[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.231 ns ;
; N/A ; 74.13 MHz ( period = 13.490 ns ) ; BCD_MON1[1] ; BCD_DAY1[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.231 ns ;
; N/A ; 74.13 MHz ( period = 13.490 ns ) ; BCD_MON1[1] ; BCD_DAY1[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.231 ns ;
; N/A ; 74.13 MHz ( period = 13.490 ns ) ; BCD_MON1[1] ; BCD_DAY1[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.231 ns ;
; N/A ; 74.55 MHz ( period = 13.414 ns ) ; BCD_MON0[2] ; BCD_DAY0[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.153 ns ;
; N/A ; 74.55 MHz ( period = 13.414 ns ) ; BCD_MON0[2] ; BCD_DAY0[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 13.153 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?