alt_u_div_ukd.tdf

完成的是RS422信号的计数功能

	add_sub_12 : add_sub_ab8;
	add_sub_13 : add_sub_ab8;
	add_sub_14 : add_sub_ab8;
	add_sub_15 : add_sub_ab8;
	add_sub_16 : add_sub_ab8;
	add_sub_17 : add_sub_ab8;
	add_sub_18 : add_sub_ab8;
	add_sub_19 : add_sub_ab8;
	add_sub_2 : add_sub_9b8;
	add_sub_20 : add_sub_ab8;
	add_sub_21 : add_sub_ab8;
	add_sub_22 : add_sub_ab8;
	add_sub_23 : add_sub_ab8;
	add_sub_24 : add_sub_ab8;
	add_sub_25 : add_sub_ab8;
	add_sub_26 : add_sub_ab8;
	add_sub_27 : add_sub_ab8;
	add_sub_28 : add_sub_ab8;
	add_sub_29 : add_sub_ab8;
	add_sub_3 : add_sub_ab8;
	add_sub_30 : add_sub_ab8;
	add_sub_4 : add_sub_ab8;
	add_sub_5 : add_sub_ab8;
	add_sub_6 : add_sub_ab8;
	add_sub_7 : add_sub_ab8;
	add_sub_8 : add_sub_ab8;
	add_sub_9 : add_sub_ab8;
	DenominatorIn[127..0]	: WIRE;
	DenominatorIn_tmp[127..0]	: WIRE;
	gnd_wire	: WIRE;
	nose[991..0]	: WIRE;
	NumeratorIn[991..0]	: WIRE;
	NumeratorIn_tmp[991..0]	: WIRE;
	prestg[123..0]	: WIRE;
	quotient_tmp[30..0]	: WIRE;
	sel[95..0]	: WIRE;
	selnose[991..0]	: WIRE;
	StageIn[127..0]	: WIRE;
	StageIn_tmp[127..0]	: WIRE;
	StageOut[123..0]	: WIRE;

BEGIN