watch.tan.rpt
来自「一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要」· RPT 代码 · 共 296 行 · 第 1/5 页
RPT
296 行
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:time_up ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[0] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[1] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[2] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[3] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[0] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[3] ; countdown:inst5|\pro1:cnt2[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:time_up ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[0] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[1] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[2] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt1[3] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[0] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[3] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[1] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt2[2] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt3[3] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; countdown:inst5|\pro1:cnt3[0] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; keyscan:inst8|led1 ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; keyscan:inst8|sel[0] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; keyscan:inst8|sel[1] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; display:inst6|cnt[1] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; display:inst6|cnt[0] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; keyscan:inst8|treg2[7] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; keyscan:inst8|treg1[7] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 66.67 MHz ( period = 15.000 ns ) ; display:inst6|bcd[3] ; display:inst6|bcd[3] ; CLK ; CLK ; None ; None ; 10.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[2] ; countdown:inst5|\pro1:cnt2[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[3] ; countdown:inst5|\pro1:cnt2[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[0] ; countdown:inst5|\pro1:cnt2[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[3] ; countdown:inst5|\pro1:cnt2[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[1] ; countdown:inst5|\pro1:cnt2[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:sel_reg[0] ; countdown:inst5|\pro1:cnt3[3] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:sel_reg[1] ; countdown:inst5|\pro1:cnt3[3] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[1] ; countdown:inst5|\pro1:cnt3[3] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[0] ; countdown:inst5|\pro1:cnt3[3] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[2] ; countdown:inst5|\pro1:cnt3[3] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:sel_reg[0] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:sel_reg[1] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[2] ; countdown:inst5|\pro1:cnt3[1] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:time_up ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[0] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[1] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[2] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[3] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[0] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[3] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[1] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[2] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[3] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[1] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[0] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt3[2] ; countdown:inst5|\pro1:cnt3[0] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:time_up ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[0] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[1] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[2] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt1[3] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[0] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[3] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
; N/A ; 71.43 MHz ( period = 14.000 ns ) ; countdown:inst5|\pro1:cnt2[1] ; countdown:inst5|\pro1:cnt3[2] ; CLK ; CLK ; None ; None ; 9.000 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?