dpll_xor.txt

来自「这是基于verilog语言写的」· 文本 代码 · 共 10 行

module DPLL_xor(fin,fout,se);
output se;
input  fin,fout;   /*输入fin,fout*/
reg    se;
always @(posedge fin or posedge fout)
   begin    /*fin与fout异或*/
       if(fin=fout) se<=0;
       else if(fin!=fout) se<=1;
   end
endmodule