📄 up3_clock.tan.rpt
字号:
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_48Mhz ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_48Mhz' ;
+-----------------------------------------+-----------------------------------------------------+---------------------+-------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+-------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 110.42 MHz ( period = 9.056 ns ) ; bcd_yrd2[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.971 ns ;
; N/A ; 111.26 MHz ( period = 8.988 ns ) ; bcd_mond1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.899 ns ;
; N/A ; 112.10 MHz ( period = 8.921 ns ) ; bcd_mond0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.834 ns ;
; N/A ; 113.02 MHz ( period = 8.848 ns ) ; bcd_yrd0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.789 ns ;
; N/A ; 113.43 MHz ( period = 8.816 ns ) ; bcd_mond1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.729 ns ;
; N/A ; 115.05 MHz ( period = 8.692 ns ) ; bcd_mond1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.605 ns ;
; N/A ; 116.00 MHz ( period = 8.621 ns ) ; bcd_yrd1[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.561 ns ;
; N/A ; 116.05 MHz ( period = 8.617 ns ) ; bcd_dad1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.558 ns ;
; N/A ; 116.32 MHz ( period = 8.597 ns ) ; bcd_dad0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.545 ns ;
; N/A ; 116.48 MHz ( period = 8.585 ns ) ; bcd_mond0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.498 ns ;
; N/A ; 116.48 MHz ( period = 8.585 ns ) ; bcd_yrd3[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.523 ns ;
; N/A ; 116.52 MHz ( period = 8.582 ns ) ; bcd_dad1[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.523 ns ;
; N/A ; 116.88 MHz ( period = 8.556 ns ) ; bcd_mond1[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.469 ns ;
; N/A ; 116.93 MHz ( period = 8.552 ns ) ; bcd_yrd1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.492 ns ;
; N/A ; 117.03 MHz ( period = 8.545 ns ) ; bcd_yrd2[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.458 ns ;
; N/A ; 117.08 MHz ( period = 8.541 ns ) ; alarm_set_count[6] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.268 ns ;
; N/A ; 117.21 MHz ( period = 8.532 ns ) ; alarm_set_count[12] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.259 ns ;
; N/A ; 117.48 MHz ( period = 8.512 ns ) ; bcd_yrd0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.452 ns ;
; N/A ; 118.05 MHz ( period = 8.471 ns ) ; bcd_yrd2[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.386 ns ;
; N/A ; 118.55 MHz ( period = 8.435 ns ) ; bcd_yrd3[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.375 ns ;
; N/A ; 118.55 MHz ( period = 8.435 ns ) ; bcd_yrd0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.374 ns ;
; N/A ; 118.92 MHz ( period = 8.409 ns ) ; bcd_yrd3[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.349 ns ;
; N/A ; 119.36 MHz ( period = 8.378 ns ) ; alarm_set_count[9] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.105 ns ;
; N/A ; 119.79 MHz ( period = 8.348 ns ) ; alarm_set_count[2] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.075 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; alarm_set_count[6] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.041 ns ;
; N/A ; 119.90 MHz ( period = 8.340 ns ) ; bcd_yrd0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.280 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.93 MHz ( period = 8.338 ns ) ; alarm_set_count[12] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 8.032 ns ;
; N/A ; 119.95 MHz ( period = 8.337 ns ) ; bcd_dad0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.283 ns ;
; N/A ; 120.25 MHz ( period = 8.316 ns ) ; bcd_mond0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.229 ns ;
; N/A ; 120.82 MHz ( period = 8.277 ns ) ; bcd_dad0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.225 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -