up3_clock.tan.rpt
来自「采用vhdl语言编写的UP3开发板电子钟程序。在quartus中编译完成。」· RPT 代码 · 共 331 行 · 第 1/5 页
RPT
331 行
; N/A ; 121.07 MHz ( period = 8.260 ns ) ; alarm_set_count[7] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.987 ns ;
; N/A ; 121.54 MHz ( period = 8.228 ns ) ; bcd_dad1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.169 ns ;
; N/A ; 121.62 MHz ( period = 8.222 ns ) ; bcd_yrd3[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.162 ns ;
; N/A ; 121.89 MHz ( period = 8.204 ns ) ; count_HRD0[2] ; bcd_yrd3[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.916 ns ;
; N/A ; 121.89 MHz ( period = 8.204 ns ) ; count_HRD0[2] ; bcd_yrd3[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.916 ns ;
; N/A ; 121.89 MHz ( period = 8.204 ns ) ; count_HRD0[2] ; bcd_yrd3[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.916 ns ;
; N/A ; 121.89 MHz ( period = 8.204 ns ) ; count_HRD0[2] ; bcd_yrd3[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.916 ns ;
; N/A ; 122.07 MHz ( period = 8.192 ns ) ; alarm_set_count[1] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.919 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.19 MHz ( period = 8.184 ns ) ; alarm_set_count[9] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.878 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.64 MHz ( period = 8.154 ns ) ; alarm_set_count[2] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.848 ns ;
; N/A ; 122.73 MHz ( period = 8.148 ns ) ; alarm_set_count[5] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.875 ns ;
; N/A ; 123.03 MHz ( period = 8.128 ns ) ; bcd_yrd2[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.043 ns ;
; N/A ; 123.15 MHz ( period = 8.120 ns ) ; alarm_set_count[4] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.847 ns ;
; N/A ; 123.20 MHz ( period = 8.117 ns ) ; bcd_yrd1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.057 ns ;
; N/A ; 123.33 MHz ( period = 8.108 ns ) ; bcd_mond0[2] ; bcd_yrd3[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.820 ns ;
; N/A ; 123.33 MHz ( period = 8.108 ns ) ; bcd_mond0[2] ; bcd_yrd3[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.820 ns ;
; N/A ; 123.33 MHz ( period = 8.108 ns ) ; bcd_mond0[2] ; bcd_yrd3[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.820 ns ;
; N/A ; 123.33 MHz ( period = 8.108 ns ) ; bcd_mond0[2] ; bcd_yrd3[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.820 ns ;
; N/A ; 123.35 MHz ( period = 8.107 ns ) ; bcd_mond0[1] ; bcd_yrd3[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.819 ns ;
; N/A ; 123.35 MHz ( period = 8.107 ns ) ; bcd_mond0[1] ; bcd_yrd3[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.819 ns ;
; N/A ; 123.35 MHz ( period = 8.107 ns ) ; bcd_mond0[1] ; bcd_yrd3[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.819 ns ;
; N/A ; 123.35 MHz ( period = 8.107 ns ) ; bcd_mond0[1] ; bcd_yrd3[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.819 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.98 MHz ( period = 8.066 ns ) ; alarm_set_count[7] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.760 ns ;
; N/A ; 123.99 MHz ( period = 8.065 ns ) ; alarm_set_count[8] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.792 ns ;
; N/A ; 124.52 MHz ( period = 8.031 ns ) ; bcd_mond0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 2.942 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.03 MHz ( period = 7.998 ns ) ; alarm_set_count[1] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.692 ns ;
; N/A ; 125.23 MHz ( period = 7.985 ns ) ; INC_COUNT[6] ; set_yrd3[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.724 ns ;
; N/A ; 125.23 MHz ( period = 7.985 ns ) ; INC_COUNT[6] ; set_yrd3[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.724 ns ;
; N/A ; 125.23 MHz ( period = 7.985 ns ) ; INC_COUNT[6] ; set_yrd3[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.724 ns ;
; N/A ; 125.23 MHz ( period = 7.985 ns ) ; INC_COUNT[6] ; set_yrd3[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.724 ns ;
; N/A ; 125.57 MHz ( period = 7.964 ns ) ; alarm_set_count[18] ; alarm_set_state ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.691 ns ;
; N/A ; 125.68 MHz ( period = 7.957 ns ) ; bcd_dad1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 2.896 ns ;
; N/A ; 125.68 MHz ( period = 7.957 ns ) ; bcd_mond0[2] ; bcd_yrd2[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.694 ns ;
; N/A ; 125.68 MHz ( period = 7.957 ns ) ; bcd_mond0[2] ; bcd_yrd2[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.694 ns ;
; N/A ; 125.68 MHz ( period = 7.957 ns ) ; bcd_mond0[2] ; bcd_yrd2[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.694 ns ;
; N/A ; 125.69 MHz ( period = 7.956 ns ) ; bcd_mond0[1] ; bcd_yrd2[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.693 ns ;
; N/A ; 125.69 MHz ( period = 7.956 ns ) ; bcd_mond0[1] ; bcd_yrd2[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.693 ns ;
; N/A ; 125.69 MHz ( period = 7.956 ns ) ; bcd_mond0[1] ; bcd_yrd2[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.693 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.alsec0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.alsec1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.almin0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.alhr1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.almin1 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.72 MHz ( period = 7.954 ns ) ; alarm_set_count[5] ; modify.alhr0 ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.648 ns ;
; N/A ; 125.77 MHz ( period = 7.951 ns ) ; INC_COUNT[8] ; set_yrd3[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.690 ns ;
; N/A ; 125.77 MHz ( period = 7.951 ns ) ; INC_COUNT[8] ; set_yrd3[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.690 ns ;
; N/A ; 125.77 MHz ( period = 7.951 ns ) ; INC_COUNT[8] ; set_yrd3[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.690 ns ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?