up3_clock.tan.rpt

来自「采用vhdl语言编写的UP3开发板电子钟程序。在quartus中编译完成。」· RPT 代码 · 共 331 行 · 第 1/5 页

; N/A                                     ; 128.83 MHz ( period = 7.762 ns )                    ; count_HRD0[3]       ; bcd_yrd3[1]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.501 ns                ;
; N/A                                     ; 128.83 MHz ( period = 7.762 ns )                    ; count_HRD0[3]       ; bcd_yrd3[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.501 ns                ;
; N/A                                     ; 128.83 MHz ( period = 7.762 ns )                    ; count_HRD0[3]       ; bcd_yrd3[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.501 ns                ;
; N/A                                     ; 128.97 MHz ( period = 7.754 ns )                    ; bcd_yrd1[0]         ; bcd_yrd3[0]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.493 ns                ;
; N/A                                     ; 128.97 MHz ( period = 7.754 ns )                    ; bcd_yrd1[0]         ; bcd_yrd3[1]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.493 ns                ;
; N/A                                     ; 128.97 MHz ( period = 7.754 ns )                    ; bcd_yrd1[0]         ; bcd_yrd3[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.493 ns                ;
; N/A                                     ; 128.97 MHz ( period = 7.754 ns )                    ; bcd_yrd1[0]         ; bcd_yrd3[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.493 ns                ;
; N/A                                     ; 129.20 MHz ( period = 7.740 ns )                    ; bcd_mond0[3]        ; bcd_yrd2[1]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.477 ns                ;
; N/A                                     ; 129.20 MHz ( period = 7.740 ns )                    ; bcd_mond0[3]        ; bcd_yrd2[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.477 ns                ;
; N/A                                     ; 129.20 MHz ( period = 7.740 ns )                    ; bcd_mond0[3]        ; bcd_yrd2[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.477 ns                ;
; N/A                                     ; 129.40 MHz ( period = 7.728 ns )                    ; count_HRD1[0]       ; bcd_yrd3[0]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.467 ns                ;
; N/A                                     ; 129.40 MHz ( period = 7.728 ns )                    ; count_HRD1[0]       ; bcd_yrd3[1]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.467 ns                ;
; N/A                                     ; 129.40 MHz ( period = 7.728 ns )                    ; count_HRD1[0]       ; bcd_yrd3[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.467 ns                ;
; N/A                                     ; 129.40 MHz ( period = 7.728 ns )                    ; count_HRD1[0]       ; bcd_yrd3[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.467 ns                ;
; N/A                                     ; 129.50 MHz ( period = 7.722 ns )                    ; bcd_mond0[2]        ; bcd_mond1[0]      ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.461 ns                ;
; N/A                                     ; 129.52 MHz ( period = 7.721 ns )                    ; bcd_mond0[1]        ; bcd_mond1[0]      ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.460 ns                ;
; N/A                                     ; 129.53 MHz ( period = 7.720 ns )                    ; count_HRD0[2]       ; bcd_yrd1[0]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 129.70 MHz ( period = 7.710 ns )                    ; bcd_mond0[2]        ; bcd_yrd0[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.422 ns                ;
; N/A                                     ; 129.72 MHz ( period = 7.709 ns )                    ; bcd_mond0[1]        ; bcd_yrd0[2]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.421 ns                ;
; N/A                                     ; 129.74 MHz ( period = 7.708 ns )                    ; bcd_mond0[2]        ; bcd_yrd0[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.420 ns                ;
; N/A                                     ; 129.75 MHz ( period = 7.707 ns )                    ; bcd_mond0[1]        ; bcd_yrd0[3]       ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.419 ns                ;
; N/A                                     ; 129.79 MHz ( period = 7.705 ns )                    ; BCD_HRD0[2]         ; DATA_BUS_VALUE[3] ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.446 ns                ;
; N/A                                     ; 129.89 MHz ( period = 7.699 ns )                    ; alarm_set_count[3]  ; modify.alsec1     ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 129.89 MHz ( period = 7.699 ns )                    ; alarm_set_count[3]  ; modify.almin0     ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 129.89 MHz ( period = 7.699 ns )                    ; alarm_set_count[3]  ; modify.alhr1      ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.393 ns                ;
; N/A                                     ; 129.89 MHz ( period = 7.699 ns )                    ; alarm_set_count[3]  ; modify.almin1     ; clk_48Mhz  ; clk_48Mhz ; None                        ; None                      ; 7.393 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                     ;                   ;            ;           ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------+-------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk_48Mhz'                                                                                                                                                                     ;
+------------------------------------------+-----------------+------------------+------------+-----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From            ; To               ; From Clock ; To Clock  ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------+------------------+------------+-----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[0]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[1]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.572 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[0]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[3]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[3]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[0]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[0]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 3.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[0]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[2]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[2]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[0]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[1]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[1]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[2]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[1]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.440 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND0[2]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[0]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[0]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[1]  ; current.alarm_on ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[1]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND0[2]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[1]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD0[1]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND1[1]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_MIND0[2]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 4.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[2]  ; current.normal   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 5.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; alarm_SECD1[2]  ; alarm_led~reg0   ; clk_48Mhz  ; clk_48Mhz ; None                       ; None                       ; 5.060 ns                 ;
; Not operational: Clock Skew > Data Dela