_primary.vhd

来自「16*16有符号乘法器的 &#61548 编码方式：Booth编码」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity test_booth is
end test_booth;