📄 adder8.tan.rpt
字号:
Classic Timing Analyzer report for adder8
Thu May 08 16:35:25 2008
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. tpd
5. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 9.542 ns ; B[0] ; SUM[7] ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2S15F672C3 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+-------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+------+--------+
; N/A ; None ; 9.542 ns ; B[0] ; SUM[7] ;
; N/A ; None ; 9.498 ns ; B[1] ; SUM[7] ;
; N/A ; None ; 9.487 ns ; B[0] ; SUM[6] ;
; N/A ; None ; 9.443 ns ; B[1] ; SUM[6] ;
; N/A ; None ; 9.440 ns ; A[1] ; SUM[7] ;
; N/A ; None ; 9.385 ns ; A[1] ; SUM[6] ;
; N/A ; None ; 9.230 ns ; A[0] ; SUM[7] ;
; N/A ; None ; 9.175 ns ; A[0] ; SUM[6] ;
; N/A ; None ; 9.172 ns ; B[0] ; COUT ;
; N/A ; None ; 9.128 ns ; B[1] ; COUT ;
; N/A ; None ; 9.070 ns ; A[1] ; COUT ;
; N/A ; None ; 9.036 ns ; A[3] ; SUM[7] ;
; N/A ; None ; 9.001 ns ; B[2] ; SUM[7] ;
; N/A ; None ; 8.981 ns ; A[3] ; SUM[6] ;
; N/A ; None ; 8.946 ns ; B[2] ; SUM[6] ;
; N/A ; None ; 8.882 ns ; B[0] ; SUM[5] ;
; N/A ; None ; 8.860 ns ; A[0] ; COUT ;
; N/A ; None ; 8.847 ns ; A[2] ; SUM[7] ;
; N/A ; None ; 8.838 ns ; B[1] ; SUM[5] ;
; N/A ; None ; 8.792 ns ; A[2] ; SUM[6] ;
; N/A ; None ; 8.788 ns ; B[3] ; SUM[7] ;
; N/A ; None ; 8.780 ns ; A[1] ; SUM[5] ;
; N/A ; None ; 8.733 ns ; B[3] ; SUM[6] ;
; N/A ; None ; 8.666 ns ; A[3] ; COUT ;
; N/A ; None ; 8.631 ns ; B[2] ; COUT ;
; N/A ; None ; 8.570 ns ; A[0] ; SUM[5] ;
; N/A ; None ; 8.483 ns ; B[5] ; SUM[7] ;
; N/A ; None ; 8.477 ns ; A[2] ; COUT ;
; N/A ; None ; 8.431 ns ; A[4] ; SUM[7] ;
; N/A ; None ; 8.428 ns ; B[5] ; SUM[6] ;
; N/A ; None ; 8.418 ns ; B[3] ; COUT ;
; N/A ; None ; 8.376 ns ; A[3] ; SUM[5] ;
; N/A ; None ; 8.376 ns ; A[4] ; SUM[6] ;
; N/A ; None ; 8.341 ns ; B[2] ; SUM[5] ;
; N/A ; None ; 8.267 ns ; B[0] ; SUM[2] ;
; N/A ; None ; 8.251 ns ; B[4] ; SUM[7] ;
; N/A ; None ; 8.238 ns ; B[0] ; SUM[4] ;
; N/A ; None ; 8.223 ns ; B[1] ; SUM[2] ;
; N/A ; None ; 8.218 ns ; B[0] ; SUM[3] ;
; N/A ; None ; 8.196 ns ; B[4] ; SUM[6] ;
; N/A ; None ; 8.194 ns ; B[1] ; SUM[4] ;
; N/A ; None ; 8.187 ns ; A[2] ; SUM[5] ;
; N/A ; None ; 8.174 ns ; B[1] ; SUM[3] ;
; N/A ; None ; 8.165 ns ; A[1] ; SUM[2] ;
; N/A ; None ; 8.136 ns ; A[1] ; SUM[4] ;
; N/A ; None ; 8.128 ns ; B[3] ; SUM[5] ;
; N/A ; None ; 8.116 ns ; A[1] ; SUM[3] ;
; N/A ; None ; 8.113 ns ; B[5] ; COUT ;
; N/A ; None ; 8.084 ns ; A[5] ; SUM[7] ;
; N/A ; None ; 8.061 ns ; A[4] ; COUT ;
; N/A ; None ; 8.029 ns ; A[5] ; SUM[6] ;
; N/A ; None ; 7.955 ns ; A[0] ; SUM[2] ;
; N/A ; None ; 7.926 ns ; A[0] ; SUM[4] ;
; N/A ; None ; 7.906 ns ; A[0] ; SUM[3] ;
; N/A ; None ; 7.881 ns ; B[4] ; COUT ;
; N/A ; None ; 7.808 ns ; A[2] ; SUM[2] ;
; N/A ; None ; 7.789 ns ; B[5] ; SUM[5] ;
; N/A ; None ; 7.771 ns ; A[4] ; SUM[5] ;
; N/A ; None ; 7.759 ns ; A[2] ; SUM[3] ;
; N/A ; None ; 7.735 ns ; B[2] ; SUM[2] ;
; N/A ; None ; 7.732 ns ; A[3] ; SUM[4] ;
; N/A ; None ; 7.714 ns ; A[5] ; COUT ;
; N/A ; None ; 7.697 ns ; B[2] ; SUM[4] ;
; N/A ; None ; 7.686 ns ; B[2] ; SUM[3] ;
; N/A ; None ; 7.667 ns ; B[0] ; SUM[1] ;
; N/A ; None ; 7.623 ns ; B[1] ; SUM[1] ;
; N/A ; None ; 7.622 ns ; B[4] ; SUM[5] ;
; N/A ; None ; 7.608 ns ; A[7] ; COUT ;
; N/A ; None ; 7.596 ns ; B[0] ; SUM[0] ;
; N/A ; None ; 7.562 ns ; A[3] ; SUM[3] ;
; N/A ; None ; 7.543 ns ; A[2] ; SUM[4] ;
; N/A ; None ; 7.535 ns ; B[7] ; COUT ;
; N/A ; None ; 7.530 ns ; A[1] ; SUM[1] ;
; N/A ; None ; 7.484 ns ; B[3] ; SUM[4] ;
; N/A ; None ; 7.484 ns ; A[6] ; COUT ;
; N/A ; None ; 7.483 ns ; A[6] ; SUM[7] ;
; N/A ; None ; 7.483 ns ; B[6] ; COUT ;
; N/A ; None ; 7.474 ns ; B[6] ; SUM[7] ;
; N/A ; None ; 7.472 ns ; B[3] ; SUM[3] ;
; N/A ; None ; 7.453 ns ; A[0] ; SUM[0] ;
; N/A ; None ; 7.428 ns ; A[6] ; SUM[6] ;
; N/A ; None ; 7.424 ns ; B[6] ; SUM[6] ;
; N/A ; None ; 7.423 ns ; A[5] ; SUM[5] ;
; N/A ; None ; 7.398 ns ; A[7] ; SUM[7] ;
; N/A ; None ; 7.372 ns ; B[7] ; SUM[7] ;
; N/A ; None ; 7.354 ns ; A[0] ; SUM[1] ;
; N/A ; None ; 7.309 ns ; A[4] ; SUM[4] ;
; N/A ; None ; 7.289 ns ; B[4] ; SUM[4] ;
+-------+-------------------+-----------------+------+--------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Thu May 08 16:35:24 2008
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off adder8 -c adder8 --timing_analysis_only
Info: Longest tpd from source pin "B[0]" to destination pin "SUM[7]" is 9.542 ns
Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_V24; Fanout = 3; PIN Node = 'B[0]'
Info: 2: + IC(3.770 ns) + CELL(0.366 ns) = 4.966 ns; Loc. = LCCOMB_X1_Y5_N24; Fanout = 3; COMB Node = '74283:inst|f74283:sub|105~76'
Info: 3: + IC(0.470 ns) + CELL(0.053 ns) = 5.489 ns; Loc. = LCCOMB_X1_Y5_N10; Fanout = 3; COMB Node = '74283:inst|f74283:sub|107~169'
Info: 4: + IC(0.256 ns) + CELL(0.346 ns) = 6.091 ns; Loc. = LCCOMB_X1_Y5_N16; Fanout = 3; COMB Node = '74283:inst1|f74283:sub|105~51'
Info: 5: + IC(0.285 ns) + CELL(0.366 ns) = 6.742 ns; Loc. = LCCOMB_X1_Y5_N12; Fanout = 1; COMB Node = '74283:inst1|f74283:sub|82'
Info: 6: + IC(0.636 ns) + CELL(2.164 ns) = 9.542 ns; Loc. = PIN_U25; Fanout = 0; PIN Node = 'SUM[7]'
Info: Total cell delay = 4.125 ns ( 43.23 % )
Info: Total interconnect delay = 5.417 ns ( 56.77 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
Info: Allocated 116 megabytes of memory during processing
Info: Processing ended: Thu May 08 16:35:25 2008
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -