shuzibiao.fit.rpt

数字钟的verilog代码

; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/clock_design/shuzibiao.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 150 / 10,570 ( 1 % ) ;
;     -- Combinational with no register       ; 87                   ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 63                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 100                  ;
;     -- 3 input functions                    ; 31                   ;
;     -- 2 input functions                    ; 14                   ;
;     -- 1 input functions                    ; 3                    ;
;     -- 0 input functions                    ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 150                  ;
;     -- arithmetic mode                      ; 0                    ;
;     -- qfbk mode                            ; 2                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 1                    ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total LABs                                  ; 21 / 1,057 ( 2 % )   ;
; Logic elements in carry chains              ; 0                    ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 26 / 336 ( 8 % )     ;
;     -- Clock pins                           ; 4 / 16 ( 25 % )      ;
; Global signals                              ; 3                    ;
; M512s                                       ; 0 / 94 ( 0 % )       ;
; M4Ks                                        ; 0 / 60 ( 0 % )       ;
; M-RAMs                                      ; 0 / 1 ( 0 % )        ;
; Total memory bits                           ; 0 / 920,448 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 920,448 ( 0 % )  ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )       ;
; PLLs                                        ; 0 / 6 ( 0 % )        ;
; Global clocks                               ; 3 / 16 ( 19 % )      ;
; Regional clocks                             ; 0 / 16 ( 0 % )       ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )        ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )       ;
; SERDES receivers                            ; 0 / 44 ( 0 % )       ;
; Maximum fan-out node                        ; clk2                 ;
; Maximum fan-out                             ; 33                   ;
; Highest non-global fan-out signal           ; paomiao              ;
; Highest non-global fan-out                  ; 29                   ;
; Total fan-out                               ; 629                  ;
; Average fan-out                             ; 3.55                 ;
+---------------------------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; LD1        ; E9    ; 4        ; 36           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; LD2        ; J8    ; 4        ; 33           ; 31           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; LD3        ; F9    ; 4        ; 36           ; 31           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; LD4        ; L1    ; 5        ; 53           ; 19           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; Reset      ; J9    ; 4        ; 33           ; 31           ; 0           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk1       ; M21   ; 1        ; 0            ; 12           ; 2           ; 17                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk2       ; M20   ; 1        ; 0            ; 12           ; 0           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk3       ; L20   ; 2        ; 0            ; 19           ; 1           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clr        ; H10   ; 4        ; 33           ; 31           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in[0] ; T9    ; 7        ; 33           ; 0            ; 5           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in[1] ; P8    ; 7        ; 36           ; 0            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in[2] ; U9    ; 7        ; 36           ; 0            ; 5           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in[3] ; Y8    ; 7        ; 36           ; 0            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; paomiao    ; K8    ; 4        ; 33           ; 31           ; 5           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;