📄 hdlsynchk.tcl
字号:
check_hdl -file "E:/1/2/PWM/Project/PWM/hdl/PWM.v" -language verilog -library work -family Fusion -verbose no
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -