⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 pulse_16.tan.rpt

📁 采用Verilog HDL语言编写的步进电机位置系统
💻 RPT
📖 第 1 页 / 共 2 页
字号:
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[10] ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[11] ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[12] ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[13] ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[14] ; pulse_16_out[1]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[10] ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[11] ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[12] ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[13] ; pulse_16_out[2]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[10] ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[11] ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[12] ; pulse_16_out[3]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[10] ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[11] ; pulse_16_out[4]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[10] ; pulse_16_out[5]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[9]  ; pulse_16_out[6]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[8]  ; pulse_16_out[7]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[7]  ; pulse_16_out[8]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[6]  ; pulse_16_out[9]  ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[10] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[10] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[10] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[10] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[5]  ; pulse_16_out[10] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[11] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[11] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[11] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[4]  ; pulse_16_out[11] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[12] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[12] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[3]  ; pulse_16_out[12] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[13] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[2]  ; pulse_16_out[13] ;
; N/A   ; None              ; 5.000 ns        ; counter_data[1]  ; pulse_16_out[14] ;
+-------+-------------------+-----------------+------------------+------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Wed Jul 19 21:11:47 2006
Info: Command: quartus_tan --import_settings_files=off --export_settings_files=off pulse_16 -c pulse_16
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Longest tpd from source pin "Reset" to destination pin "pulse_16_out[0]" is 5.100 ns
    Info: 1: + IC(0.000 ns) + CELL(0.200 ns) = 0.200 ns; Loc. = PIN_84; Fanout = 16; PIN Node = 'Reset'
    Info: 2: + IC(1.200 ns) + CELL(3.500 ns) = 4.900 ns; Loc. = LC1; Fanout = 1; COMB Node = 'pulse_16_out~262'
    Info: 3: + IC(0.000 ns) + CELL(0.200 ns) = 5.100 ns; Loc. = PIN_14; Fanout = 0; PIN Node = 'pulse_16_out[0]'
    Info: Total cell delay = 3.900 ns ( 76.47 % )
    Info: Total interconnect delay = 1.200 ns ( 23.53 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Jul 19 21:11:48 2006
    Info: Elapsed time: 00:00:02


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -