fdiv.fit.rpt

采用Verilog HDL语言编写的数字频率计

+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+--------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                          ;
+-----------------------------+------------+------+------------------------------+
; Compilation Hierarchy Node  ; Macrocells ; Pins ; Full Hierarchy Name          ;
+-----------------------------+------------+------+------------------------------+
; |fdiv                       ; 132        ; 9    ; |fdiv                        ;
;    |lpm_counter:cnt1_rtl_3| ; 32         ; 0    ; |fdiv|lpm_counter:cnt1_rtl_3 ;
;    |lpm_counter:cnt2_rtl_2| ; 32         ; 0    ; |fdiv|lpm_counter:cnt2_rtl_2 ;
;    |lpm_counter:cnt3_rtl_1| ; 32         ; 0    ; |fdiv|lpm_counter:cnt3_rtl_1 ;
;    |lpm_counter:cnt4_rtl_0| ; 32         ; 0    ; |fdiv|lpm_counter:cnt4_rtl_0 ;
+-----------------------------+------------+------+------------------------------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+-------------+----------+---------+-------+--------+----------------------+------------------+
; Name        ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------------+----------+---------+-------+--------+----------------------+------------------+
; clk         ; PIN_83   ; 33      ; Clock ; yes    ; On                   ; --               ;
; f100hz~reg0 ; LC1      ; 34      ; Clock ; no     ; --                   ; --               ;
; f10hz~reg0  ; LC17     ; 34      ; Clock ; no     ; --                   ; --               ;
; f1khz~reg0  ; LC51     ; 34      ; Clock ; no     ; --                   ; --               ;
+-------------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 33      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; f10hz~reg0                      ; 34      ;
; f100hz~reg0                     ; 34      ;
; f1khz~reg0                      ; 34      ;
; lpm_counter:cnt4_rtl_0|dffs[31] ; 33      ;
; lpm_counter:cnt4_rtl_0|dffs[2]  ; 33      ;
; lpm_counter:cnt4_rtl_0|dffs[1]  ; 33      ;
; lpm_counter:cnt3_rtl_1|dffs[31] ; 33      ;
; lpm_counter:cnt3_rtl_1|dffs[2]  ; 33      ;
; lpm_counter:cnt3_rtl_1|dffs[1]  ; 33      ;
; lpm_counter:cnt2_rtl_2|dffs[31] ; 33      ;
; lpm_counter:cnt2_rtl_2|dffs[2]  ; 33      ;
; lpm_counter:cnt2_rtl_2|dffs[1]  ; 33      ;
; lpm_counter:cnt1_rtl_3|dffs[31] ; 33      ;
; lpm_counter:cnt1_rtl_3|dffs[2]  ; 33      ;
; lpm_counter:cnt1_rtl_3|dffs[1]  ; 33      ;
; lpm_counter:cnt4_rtl_0|dffs[3]  ; 32      ;
; lpm_counter:cnt4_rtl_0|dffs[0]  ; 32      ;
; lpm_counter:cnt3_rtl_1|dffs[3]  ; 32      ;
; lpm_counter:cnt3_rtl_1|dffs[0]  ; 32      ;
; lpm_counter:cnt2_rtl_2|dffs[3]  ; 32      ;
; lpm_counter:cnt2_rtl_2|dffs[0]  ; 32      ;
; lpm_counter:cnt1_rtl_3|dffs[3]  ; 32      ;
; lpm_counter:cnt1_rtl_3|dffs[0]  ; 32      ;
; lpm_counter:cnt4_rtl_0|dffs[4]  ; 31      ;
; lpm_counter:cnt3_rtl_1|dffs[4]  ; 31      ;
; lpm_counter:cnt2_rtl_2|dffs[4]  ; 31      ;
; lpm_counter:cnt1_rtl_3|dffs[4]  ; 31      ;
; lpm_counter:cnt4_rtl_0|dffs[5]  ; 30      ;
; lpm_counter:cnt3_rtl_1|dffs[5]  ; 30      ;
; lpm_counter:cnt2_rtl_2|dffs[5]  ; 30      ;
; lpm_counter:cnt1_rtl_3|dffs[5]  ; 30      ;
; lpm_counter:cnt4_rtl_0|dffs[6]  ; 29      ;
; lpm_counter:cnt3_rtl_1|dffs[6]  ; 29      ;
; lpm_counter:cnt2_rtl_2|dffs[6]  ; 29      ;
; lpm_counter:cnt1_rtl_3|dffs[6]  ; 29      ;
; lpm_counter:cnt4_rtl_0|dffs[7]  ; 28      ;
; lpm_counter:cnt3_rtl_1|dffs[7]  ; 28      ;
; lpm_counter:cnt2_rtl_2|dffs[7]  ; 28      ;
; lpm_counter:cnt1_rtl_3|dffs[7]  ; 28      ;