📄 fdiv.tan.rpt
字号:
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Clock Analysis Only ; Off ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off clear and preset signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Do Min/Max analysis using Rise/Fall delays ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Use Clock Latency for PLL offset ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; clk ; ; User Pin ; NONE ; NONE ; N/A ; N/A ; N/A ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[15] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[15] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[16] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[16] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[16] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[16] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[17] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[17] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[17] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[17] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[18] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[18] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[18] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[18] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[19] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[19] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[19] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[19] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[20] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[20] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[20] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[20] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[21] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[21] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[21] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[21] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[22] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[22] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[22] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[22] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[23] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[31] ; lpm_counter:cnt2_rtl_2|dffs[23] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[2] ; lpm_counter:cnt2_rtl_2|dffs[23] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[1] ; lpm_counter:cnt2_rtl_2|dffs[23] ; clk ; clk ; None ; None ; 4.600 ns ;
; N/A ; 144.93 MHz ( period = 6.900 ns ) ; lpm_counter:cnt2_rtl_2|dffs[0] ; lpm_counter:cnt2_rtl_2|dffs[24] ; clk ; clk ; None ; None ; 4.600 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -