alu_readme.txt

32位RISC单片机verilog源码内包含说明文档经过他人测试通过

算术逻辑单元的设计与验证alu.v & alu_test.v
ALU模块由算数逻辑运算单元和3个独立的MUX构成，其中3个独立的个多路选择器是用来选择立即数、前推数据。 这样设计的目的是为了减少整个设计中的模块个数，提高程序的可读性。ALU模块有三个输出，分别为运算结果输出、存入数据存储器的数据和标志位(flag)。Flag 包括进位 C、溢出V、负数 N、零Z。其中C是用来表示无符号数的溢出，V 是用来表示有符号是的溢出。在这里用双符号位来检测有符号数是否有溢出。在有些体系结构中ALU对有符号数的溢出位V置位会引起系统的内部异常（溢出异常），而其余的标志位被存入特定的标志位寄存器中，并通过不同的逻辑运算后作为条件转移信息位。