agc.fit.rpt

AGC verilog实现

;         -- Unavailable due to Memory LAB use                                      ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3                      ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                      ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ;
;                                                                                   ;                        ;
; Total registers*                                                                  ; 0                      ;
;     -- Dedicated logic registers                                                  ; 0 / 38,000 ( 0 % )     ;
;     -- I/O registers                                                              ; 0 / 1,600 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0                      ;
;                                                                                   ;                        ;
; ALMs:  partially or completely used                                               ; 74 / 19,000 ( < 1 % )  ;
;                                                                                   ;                        ;
; Total LABs:  partially or completely used                                         ; 9 / 1,900 ( < 1 % )    ;
;     -- Logic LABs                                                                 ; 9 / 9 ( 100 % )        ;
;     -- Memory LABs                                                                ; 0 / 9 ( 0 % )          ;
;                                                                                   ;                        ;
; User inserted logic elements                                                      ; 0                      ;
; Virtual pins                                                                      ; 0                      ;
; I/O pins                                                                          ; 71 / 296 ( 24 % )      ;
;     -- Clock pins                                                                 ; 8 / 16 ( 50 % )        ;
;     -- Dedicated input pins                                                       ; 0 / 12 ( 0 % )         ;
; Global signals                                                                    ; 2                      ;
; M9K blocks                                                                        ; 0 / 400 ( 0 % )        ;
; M144K blocks                                                                      ; 0 / 12 ( 0 % )         ;
; Total MLAB memory bits                                                            ; 0                      ;
; Total block memory bits                                                           ; 0 / 5,455,872 ( 0 % )  ;
; Total block memory implementation bits                                            ; 0 / 5,455,872 ( 0 % )  ;
; DSP block 18-bit elements                                                         ; 0 / 384 ( 0 % )        ;
; DSP Blocks                                                                        ; 0 / 48 ( 0 % )         ;
; PLLs                                                                              ; 0 / 4 ( 0 % )          ;
; Global clocks                                                                     ; 2 / 16 ( 13 % )        ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )         ;
; Periphery clocks                                                                  ; 0 / 56 ( 0 % )         ;
; SERDES transmitters                                                               ; 0 / 48 ( 0 % )         ;
; SERDES receivers                                                                  ; 0 / 48 ( 0 % )         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )          ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)                                               ; 1% / 1% / 2%           ;
;                                                                                   ;                        ;
; Programmable power technology low-power tiles                                     ; 1,333 / 1,410 ( 95 % ) ;
;     -- low-power tiles that are used by the design                                ; 177 / 1,333 ( 13 % )   ;
;     -- unused tiles (low-power)                                                   ; 1,156 / 1,333 ( 87 % ) ;
; Programmable power technology high-speed tiles                                    ; 77 / 1,410 ( 5 % )     ;
;                                                                                   ;                        ;
; Programmable power technology low-power LAB tiles                                 ; 873 / 950 ( 92 % )     ;
;     -- low-power LAB tiles that are used by the design                            ; 177 / 873 ( 20 % )     ;
;     -- unused LAB tiles (low-power)                                               ; 696 / 873 ( 80 % )     ;
; Programmable power technology high-speed LAB tiles                                ; 77 / 950 ( 8 % )       ;
;                                                                                   ;                        ;
; Maximum fan-out node                                                              ; rst~input              ;
; Maximum fan-out                                                                   ; 44                     ;
; Highest non-global fan-out signal                                                 ; rst~input              ;
; Highest non-global fan-out                                                        ; 43                     ;
; Total fan-out                                                                     ; 574                    ;
; Average fan-out                                                                   ; 1.98                   ;
+-----------------------------------------------------------------------------------+------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 147 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 144                   ; 0                              ;
;         -- Combinational with no register                                         ; 144                   ; 0                              ;
;         -- Register only                                                          ; 0                     ; 0                              ;
;         -- Combinational with a register                                          ; 0                     ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                     ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 3                     ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3                     ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 144 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 144 / 38000 ( < 1 % ) ; 0 / 38000 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 19000 ( 0 % )     ; 0 / 19000 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 38000 ( 0 % )     ; 0 / 38000 ( 0 % )              ;
; Dedicated logic registers                                                         ; 0 / 38000 ( 0 % )     ; 0 / 38000 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 0                     ; 0                              ;
;     -- 6 input functions                                                          ; 3                     ; 0                              ;
;     -- 5 input functions                                                          ; 6                     ; 0                              ;
;     -- 4 input functions                                                          ; 37                    ; 0                              ;
;     -- <=3 input functions                                                        ; 98                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 139                   ; 0                              ;
;     -- extended LUT mode                                                          ; 0                     ; 0                              ;
;     -- arithmetic mode                                                            ; 5                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 0                     ; 0                              ;