⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 qep_data_bus.fit.rpt

📁 基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 18 - 19            ; 0                      ;
; 20 - 21            ; 0                      ;
; 22 - 23            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 161   ;
+--------+-------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; clr0_in                                                                                      ; 199     ;
; clr1_in                                                                                      ; 187     ;
; data_bus:t_data_bus|link_cs_rd~73                                                            ; 113     ;
; data_bus:t_data_bus|link_cs_wr~26                                                            ; 112     ;
; rst_in                                                                                       ; 56      ;
; qep4:t_qep4_5|a0_reg~10                                                                      ; 48      ;
; cnt_pulse:t_cnt_pulse_5|a0_reg~10                                                            ; 48      ;
; qep4:t_qep4_5|prestate[0]~105                                                                ; 33      ;
; qep4:t_qep4_3|prestate[0]~105                                                                ; 33      ;
; qep4:t_qep4_0|prestate[0]~105                                                                ; 33      ;
; qep4:t_qep4_2|prestate[0]~105                                                                ; 33      ;
; qep4:t_qep4_1|prestate[0]~105                                                                ; 33      ;
; qep4:t_qep4_4|prestate[0]~105                                                                ; 32      ;
; rtl~5620                                                                                     ; 16      ;
; rtl~5627                                                                                     ; 16      ;
; cnt_pulse:t_cnt_pulse_2|din_reg~10                                                           ; 16      ;
; rtl~5605                                                                                     ; 16      ;
; rtl~5606                                                                                     ; 16      ;
; cnt_pulse:t_cnt_pulse_4|din_reg~10                                                           ; 16      ;
; cnt_pulse:t_cnt_pulse_3|din_reg~10                                                           ; 16      ;
; cnt_pulse:t_cnt_pulse_1|din_reg~10                                                           ; 16      ;
; cnt_pulse:t_cnt_pulse_5|din_reg~10                                                           ; 16      ;
; cnt_pulse:t_cnt_pulse_0|din_reg~10                                                           ; 16      ;
; rtl~5622                                                                                     ; 16      ;
; rtl~5625                                                                                     ; 16      ;
; qep4:t_qep4_2|lpm_counter:qep_reg_rtl_9|alt_counter_f10ke:wysi_counter|counter_cell[15]~128  ; 16      ;
; qep4:t_qep4_0|lpm_counter:qep_reg_rtl_7|alt_counter_f10ke:wysi_counter|counter_cell[15]~128  ; 16      ;
; rtl~5612                                                                                     ; 16      ;
; rtl~5618                                                                                     ; 16      ;
; qep4:t_qep4_3|lpm_counter:qep_reg_rtl_10|alt_counter_f10ke:wysi_counter|counter_cell[15]~128 ; 16      ;
; qep4:t_qep4_1|lpm_counter:qep_reg_rtl_8|alt_counter_f10ke:wysi_counter|counter_cell[15]~128  ; 16      ;
; rtl~5616                                                                                     ; 16      ;
; qep4:t_qep4_4|lpm_counter:qep_reg_rtl_11|alt_counter_f10ke:wysi_counter|counter_cell[15]~128 ; 16      ;
; rtl~5610                                                                                     ; 16      ;
; rtl~5608                                                                                     ; 16      ;
; qep4:t_qep4_5|lpm_counter:qep_reg_rtl_12|alt_counter_f10ke:wysi_counter|counter_cell[15]~128 ; 16      ;
; rtl~5614                                                                                     ; 16      ;
; data_bus:t_data_bus|add_reg[3]~9                                                             ; 14      ;
; data_bus:t_data_bus|add_reg[2]~8                                                             ; 14      ;
; data_bus:t_data_bus|add_reg[4]~10                                                            ; 13      ;
; data_bus:t_data_bus|add_reg[1]~7                                                             ; 13      ;
; disp:t_disp|lpm_counter:cnt_clk_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[14]~COUT   ; 11      ;
; data_bus:t_data_bus|link_data_rd~35                                                          ; 11      ;
; data_bus:t_data_bus|link_data_wr~54                                                          ; 11      ;
; disp:t_disp|lpm_counter:cnt_clk_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[13]~COUT   ; 11      ;
; data_bus:t_data_bus|Decoder~65                                                               ; 9       ;
; data_bus:t_data_bus|Decoder~57                                                               ; 9       ;
; data_bus:t_data_bus|Decoder~60                                                               ; 9       ;
; data_bus:t_data_bus|Decoder~62                                                               ; 9       ;
; data_bus:t_data_bus|Decoder~63                                                               ; 9       ;
+----------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                         ;
+-----------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal                       ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------------------------+---------+---------------+-----------------+---------------------------+----------+
; cnt_pulse:t_cnt_pulse_5|cnt_out[0]~1589 ; LC1_F29 ; Output enable ; no              ; yes                       ; +ve      ;
+-----------------------------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 12             ;
; 1                        ; 58             ;
; 2                        ; 24             ;
; 3                        ; 14             ;
; 4                        ; 9              ;
; 5                        ; 2              ;
; 6                        ; 29             ;
; 7                        ; 8              ;
; 8                        ; 60             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 146            ;
; 1                           ; 8              ;
; 2                           ; 37             ;
; 3                           ; 7              ;
; 4                           ; 9              ;
; 5                           ; 3              ;
; 6                           ; 5              ;
; 7                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 15             ;
; 2 - 3                      ; 85             ;
; 4 - 5                      ; 29             ;
; 6 - 7                      ; 11             ;
; 8 - 9                      ; 19             ;
; 10 - 11                    ; 20             ;
; 12 - 13                    ; 9              ;
; 14 - 15                    ; 21             ;
; 16 - 17                    ; 3              ;
; 18 - 19                    ; 4              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  48 / 144 ( 33 % )  ;  41 / 72 ( 56 % )           ;  42 / 72 ( 58 % )            ;
;  B    ;  48 / 144 ( 33 % )  ;  37 / 72 ( 51 % )           ;  37 / 72 ( 51 % )            ;
;  C    ;  32 / 144 ( 22 % )  ;  43 / 72 ( 59 % )           ;  48 / 72 ( 66 % )            ;
;  D    ;  61 / 144 ( 42 % )  ;  23 / 72 ( 31 % )           ;  49 / 72 ( 68 % )            ;
;  E    ;  34 / 144 ( 23 % )  ;  46 / 72 ( 63 % )           ;  49 / 72 ( 68 % )            ;
;  F    ;  24 / 144 ( 16 % )  ;  13 / 72 ( 18 % )           ;  22 / 72 ( 30 % )            ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -