_primary.vhd

来自「这是PCM电话传输系统模型的verilog程序,是一个modlesim开发环境下」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity test is
    generic(
        CLK_CYCLE       : integer := 488
    );
end test;