您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194个

绝对好东西

标签: 发布者:pore上传时间:2017-01-10
本文是Altera公司编写的dspbuilder的设计方法

标签: dspbuilder Altera 编写设计方法发布者:anlan001上传时间:2017-01-10
这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成vhdl代码的详细内容

标签: simulink matlab vhdl 实验发布者:add505上传时间:2017-01-10
FPGA有价值的27例

标签: FPGA 价值发布者:kuoiai上传时间:2017-01-10
同步写USB_SLAVE_FIFO的VHDL源代码

标签: USB_SLAVE_FIFO VHDL 源代码发布者:jjjjjkkkkjkjkjk上传时间:2017-01-10
用FPGA设计DSP,2007年上海FPGA高级研修班清华博士贺光辉讲义

标签: FPGA 2007 DSP 海发布者:SAMDUK上传时间:2017-01-10
使用VHDL硬件描述语言实现了直接频率合成器的制作

标签: VHDL 硬件描述语言频率合成器发布者:haorenkv3上传时间:2017-01-10
比较经典的verilog学习书籍

标签: verilog 比较书籍发布者:flashlee2003200上传时间:2017-01-10
100个VHDL例子的代码

标签: VHDL 100 代码发布者:wenyishizhu上传时间:2017-01-09
华为的FPGA设计的规范

标签: FPGA 华为发布者:eeworm上传时间:2017-01-09
VHDL 设计与实现的完整代码

标签: VHDL 代码发布者:littlefish上传时间:2017-01-09
VHDL的语言的要素呵呵翻译不好啊

标签: VHDL 语言翻译发布者:shenshen00上传时间:2017-01-09
这个是关于vhdl的程序语言结构的ppt,很哈的啊

标签: vhdl 程序语言发布者:jellylihui上传时间:2017-01-09
新来匝道穿上别人写的基于vhd的数字时钟很好大家看看啊

标签: vhd 数字时钟家发布者:jhjfjh22544上传时间:2017-01-09
一个是用Verilog的程序还可以用

标签: Verilog 程序发布者:jccg1000146752上传时间:2017-01-09
音乐

标签: 发布者:asdzxcliu上传时间:2017-01-09
该工程的主要功能是由VHDL语言实现多功能数字电子时钟

标签: VHDL 工程多功能语言发布者:ggh062上传时间:2017-01-09
2008自由电子FPGA开发板介绍MODELSIM经典教程

标签: MODELSIM 2008 FPGA 电子发布者:wang8310733上传时间:2017-01-08
学习Verilog语言必备资料

标签: Verilog 语言发布者:foresnake上传时间:2017-01-08
包含交通灯实现等几个vrilog硬件编程的程序

标签: vrilog 交通灯硬件编程程序发布者:lwc_1978上传时间:2017-01-08
This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM,

标签: binary compiles converts chain 发布者:yjpynnpl上传时间:2017-01-07
systemc源码

标签: systemc 源码发布者:baorong216上传时间:2017-01-07
verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu

标签: output look-ahead summation carryout 发布者:tiandl上传时间:2017-01-07
ISA板卡

标签: ISA 板卡发布者:fufuaihaitun上传时间:2017-01-06
VHDL很不错的教程可以让你在一天之内理解VHDL语言熟悉基本语法

标签: VHDL 教程语言发布者:enterjqk上传时间:2017-01-06
用vhdl语言实现2DPSK数字传输

标签: 2DPSK vhdl 语言数字传输发布者:chayangccc上传时间:2017-01-06
cordic IC implement for fast cordic calculate. Including test bench. feature: 1. slicon proved.

标签: cordic calculate Including implement 发布者:limaoxiansheng上传时间:2017-01-06
应用MaxplusII平台的数字时钟的VHDL源程序

标签: MaxplusII VHDL 数字时钟源程序发布者:stealler上传时间:2017-01-05
verilog实践 elc_clock 电子时钟设计

标签: elc_clock verilog 实践电子发布者:RSY527上传时间:2017-01-05
I2C 控制器的 Verilog源程序2

标签: Verilog I2C 控制器源程序发布者:zhangpeng上传时间:2017-01-05