虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 利用VHDL语言设计一个电子时钟

利用VHDL语言设计一个电子时钟

  • 资源大小:60 K
  • 上传时间: 2017-09-03
  • 上传用户:guigui2008q
  • 资源积分:2 下载积分
  • 标      签: VHDL 语言 电子时钟

资 源 简 介

利用VHDL语言设计一个电子时钟,包含相应的设计子程序及仿真结果

相 关 资 源