CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数 - 免费下载
VHDL/FPGA/Verilog资源
文件大小:1409 K
💡 温馨提示:本资源由用户 xiaoy2000 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 82 个源码文件 点击文件名可在线查看源代码