This is is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. - 免费下载
VHDL/FPGA/Verilog资源
文件大小:2205 K
💡 温馨提示:本资源由用户 dxhh 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 8 个源码文件 点击文件名可在线查看源代码