软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 闹钟设计 - 免费下载
VHDL/FPGA/Verilog资源
文件大小:283 K
💡 温馨提示:本资源由用户 guo25621286 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 128 个源码文件 点击文件名可在线查看源代码