虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 通过在进程1中检测时钟上升沿

通过在进程1中检测时钟上升沿

  • 资源大小:2 K
  • 上传时间: 2013-12-22
  • 上传用户:makai1630
  • 资源积分:2 下载积分
  • 标      签: 进程 检测 时钟

资 源 简 介

通过在进程1中检测时钟上升沿,循环累加,触发进程2,一次输出高电平,使灯发光

相 关 资 源