欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他
›
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效
其他
21 K
60 次下载
2014-01-13
资源详细信息
文件格式
RAR
文件大小
21 K
资源分类
其他
上传者
gjq2000
发布时间
2014-01-13 12:20
下载统计
60
次
所需积分
2 积分
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效 - 资源详细说明
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效,是由always敏感表中的posedge或negedge决定的
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效 - 源码文件列表
本资源包含 19 个源码文件
支持在线预览,点击文件名即可查看
1
reg_counter.prj
查看源码
2
reg_counter.prd
查看源码
3
reg_counter.plg
查看源码
4
reg_counter.msg
查看源码
5
reg_counter.tlg
查看源码
6
reg_counter.srd
查看源码
7
reg_counter.srs
查看源码
8
reg_counter.srm
查看源码
9
reg_counter.srr
查看源码
10
reg_counter.fse
查看源码
11
reg_counter.vif
查看源码
12
rpt_reg_counter.areasrr
查看源码
13
reg_counter.ncf
查看源码
14
rpt_reg_counter_areasrr.htm
查看源码
15
reg_counter.edf
查看源码
查看完整源码列表 (共 19 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他资源:
#时钟
#边沿触发
#Verilog
#FPGA
#数字逻辑
相关其他资源推荐
1
程序补充说明:
时钟
输入:在每个
时钟
的正沿或负沿对数据进行处理。
时钟
的正沿有效还是负沿有效
程序补充说明:时钟输入:在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效,是由always敏感表中的posedge或negedge决定的...
2014-01-13
60 次
1086 浏览
2
通过在进程1中检测
时钟
上升沿
通过在进程1中检测时钟上升沿,循环累加,触发进程2,一次输出高电平,使灯发光...
2013-12-22
124 次
1068 浏览
3
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器
时钟
clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。...
2014-11-21
89 次
1660 浏览
4
MCP定时器产生边沿PWM输出
MCP定时器产生边沿PWM输出:PWM波是一种脉宽可调的脉冲波,用于交、直流电机的电压控制。PWM一共有两种调整方法,一是定频调宽、另一种是定宽调频。其中定频调宽是种最常见的脉宽调制方式,它使脉冲波的...
2013-11-07
69 次
1139 浏览
5
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取
时钟
信号(Q5), 其频率与数据速率一致,
时钟
上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...
2014-06-09
199 次
1327 浏览
6
此程序测试PCA负
边沿触发
的捕捉方式
此程序测试PCA负边沿触发的捕捉方式,测试前将P0.0同P1.6脚用跳线短接,当P1.6 送出6000个负边沿,在PCA就触发6000次负边沿捕捉...
2013-12-09
87 次
1105 浏览
7
实现D触发器的基本功能,D触发器的功能是
时钟
信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)...
2014-01-17
40 次
1122 浏览
8
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取
时钟
信号(Q5), 其频率与数据速率一致,
时钟
上升沿锁定
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定...
2017-07-24
46 次
1131 浏览
9
74hc595驱动 gcc编译 n个级连只要输出n个字节后加一个锁存
时钟
(下降沿)
74hc595驱动 gcc编译 n个级连只要输出n个字节后加一个锁存时钟(下降沿)...
2015-11-11
181 次
1163 浏览
10
MEGA16的小车沿黑线行驶程序
MEGA16的小车沿黑线行驶程序,能够控制程控小车沿规定路线自行行使。...
2015-04-07
49 次
1052 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源