欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于Xilinx Vertex2的可综合的2048x10位的
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码
VHDL/FPGA/Verilog
3 K
158 次下载
2017-01-17
资源详细信息
文件格式
RAR
文件大小
3 K
资源分类
VHDL/FPGA/Verilog
上传者
zhuying0000
发布时间
2017-01-17 10:12
下载统计
158
次
所需积分
2 积分
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码 - 资源详细说明
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
fifoi.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于Xilinx Vertex2的可综合的2048x10位的
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#FPGA
#Xilinx
#VHDL
#FIFO
相关VHDL/FPGA/Verilog资源推荐
1
基于
Xilinx
Vertex2的可综合的2048x10位的读写可控制
FIFO
模块源代码
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控...
2017-01-17
158 次
1054 浏览
2
基于
Xilinx
Vertex4的可综合的二级DCM模块源代码
基于Xilinx Vertex4的可综合的二级DCM模块源代码,可生成400Mhz时钟信号...
2013-11-25
144 次
1062 浏览
3
eeprom可综合读写源代码
用VERILOG编写的读写控制器,可综合,经验证,功能完全,程序稳定...
2025-06-11
8 次
7936 浏览
4
一个可综合的同步
FIFO
的verilog源代码
一个可综合的同步FIFO的verilog源代码...
2015-12-13
97 次
1111 浏览
5
可综合的
FIFO
存储器
可综合的FIFO存储器,全部在一个压缩包中,测试过,可以使用....
2014-01-17
149 次
1058 浏览
6
一个可以综合的Verilog 写的
FIFO
存储器
一个可以综合的Verilog 写的FIFO存储器,word格式...
2016-04-23
81 次
1104 浏览
7
基于模糊控制的综合控制器
融合模糊逻辑与电压无功调节的控制器方案,经过实际工程验证,提升系统稳定性和响应效率。适用于电力自动化与智能控制领域,是工程师优化电网性能的实用工具。...
2026-01-10
3 次
91 浏览
8
verilog语言编写可综合
FIFO
。简单实用
verilog语言编写可综合FIFO。简单实用...
2013-12-13
117 次
1056 浏览
9
基于S3C控制器的SD/MMC读写源代码
基于S3C控制器的SD/MMC读写源代码...
2013-12-31
180 次
1099 浏览
10
可读写MP3 TAG的DELPHI源代码
可读写MP3 TAG的DELPHI源代码...
2013-12-02
41 次
1056 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源