欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
基于Xilinx Vertex4的可综合的二级DCM模块源代
基于Xilinx Vertex4的可综合的二级DCM模块源代码
VHDL/FPGA/Verilog
2 K
144 次下载
2013-11-25
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
zhoujun008
发布时间
2013-11-25 10:44
下载统计
144
次
所需积分
2 积分
基于Xilinx Vertex4的可综合的二级DCM模块源代码 - 资源详细说明
基于Xilinx Vertex4的可综合的二级DCM模块源代码,可生成400Mhz时钟信号
基于Xilinx Vertex4的可综合的二级DCM模块源代码 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
dcm2.v
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 基于Xilinx Vertex4的可综合的二级DCM模块源代
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#FPGA
#Xilinx
#DCM
#时钟管理
相关VHDL/FPGA/Verilog资源推荐
1
基于
Xilinx
Vertex4的可综合的二级
DCM
模块源代码
基于Xilinx Vertex4的可综合的二级DCM模块源代码,可生成400Mhz时钟信号...
2013-11-25
144 次
1062 浏览
2
基于
Xilinx
Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控...
2017-01-17
158 次
1054 浏览
3
Xilinx
DCM
应用的源代码
Xilinx DCM 应用的源代码,完全可用...
2013-12-06
75 次
1061 浏览
4
基于STM32的GSM模块综合应用
基于STM32的GSM模块综合应用,可以帮助大家学习,修改后可以做毕业设计试用,欢迎大家下载...
2025-12-27
1 次
50 浏览
5
eeprom可综合读写源代码
用VERILOG编写的读写控制器,可综合,经验证,功能完全,程序稳定...
2025-06-11
8 次
7936 浏览
6
基于VICOR二代模块的集控系统电源模块设计
该文档为基于VICOR二代模块的集控系统电源模块设计精讲文档,是一份不错的参考资料,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,...
2022-07-28
3 次
5346 浏览
7
Uart verilog 代码 可综合 很好的代码
Uart verilog 代码 可综合 很好的代码...
2017-03-11
165 次
1040 浏览
8
一个可综合的同步FIFO的verilog源代码
一个可综合的同步FIFO的verilog源代码...
2015-12-13
97 次
1111 浏览
9
Xilinx
DCM
应用程序
Xilinx DCM 应用程序,完全可用...
2013-12-21
24 次
1051 浏览
10
Xilinx
DCM
应用程序
Xilinx DCM 应用程序,完全可用...
2017-05-06
191 次
1062 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源