欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
介绍使用VHDL设计一个简单cpu
介绍使用VHDL设计一个简单cpu
VHDL/FPGA/Verilog
79 K
54 次下载
2014-12-03
资源详细信息
文件格式
RAR
文件大小
79 K
资源分类
VHDL/FPGA/Verilog
上传者
mtzhy2
发布时间
2014-12-03 03:37
下载统计
54
次
所需积分
2 积分
介绍使用VHDL设计一个简单cpu - 资源详细说明
介绍使用VHDL设计一个简单cpu,文档包含说明文档,对vhdl的学习非常有用。
介绍使用VHDL设计一个简单cpu - 源码文件列表
本资源包含 13 个源码文件
支持在线预览,点击文件名即可查看
1
说明.txt
查看源码
2
m.v
查看源码
3
ac.v
查看源码
4
ar.v
查看源码
5
ir.v
查看源码
6
dr.v
查看源码
7
cpu.v
查看源码
8
alu.v
查看源码
9
pc.v
查看源码
10
control.v
查看源码
11
top.v
查看源码
12
wave.awf
查看源码
13
simplecpu_design.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 介绍使用VHDL设计一个简单cpu
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#CPU设计
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
介绍使用
VHDL
设计一个简单cpu
介绍使用VHDL设计一个简单cpu,文档包含说明文档,对VHDL的学习非常有用。...
2014-12-03
54 次
1048 浏览
2
用
VHDL
语言设计简单的CPU
用VHDL语言设计简单的CPU,重点设计微操作代码,然后设计CPU各组成模块,最后根据设计的微操作设计微指令,验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。...
2014-02-22
108 次
1075 浏览
3
简单的16位CPU的
VHDL
设计
VHDL
代码和
CPU设计
过程
简单的16位CPU的VHDL设计 VHDL代码和CPU设计过程...
2016-06-04
181 次
1202 浏览
4
CPU设计
简介
CPU设计...
2013-11-04
172 次
1046 浏览
5
CPU设计
简介
自己本人收集的关于CPU设计的资料,希望对大家有用...
2025-06-18
6 次
3863 浏览
6
用verilog设计一个简单的cpu系统
用verilog设计一个简单的cpu系统...
2014-01-05
128 次
1094 浏览
7
一个FIR的
VHDL
基本设计介绍
一个FIR的VHDL基本设计介绍,优化。代码与图文相互对应,简单易懂...
2014-01-24
59 次
1056 浏览
8
介绍如何简单使用windriver 开发一个简单的驱动
介绍如何简单使用windriver 开发一个简单的驱动,入门作用。...
2016-09-23
173 次
1048 浏览
9
一个简单的cpu的
VHDL
源码描述
一个简单的cpu的VHDL源码描述,希望对大家有点用呀...
2016-12-08
80 次
1060 浏览
10
简单介绍JAVA的使用
简单介绍JAVA的使用,对于初学者有帮助!...
2016-09-30
195 次
1058 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源