里面是一个FIR滤波器的设计报告里面有具体的代码等等加法器乘法器见发起等等承平 - 免费下载

VHDL/FPGA/Verilog资源文件大小：186 K

📋 资源详细信息

文件格式

RAR

所属分类

VHDL/FPGA/Verilog

上传用户

上传时间

2014-01-10 01:40

文件大小

186 K

所需积分

2 积分

推荐指数

⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 TTndsc 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

里面是一个FIR滤波器的设计报告里面有具体的代码等等加法器乘法器见发起等等承平

源码文件列表

📂 共 1 个源码文件点击文件名可在线查看源代码

1 📄

eda课程设计报告.doc

💡

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

下载需消耗 2积分
24小时内重复下载不扣分
支持断点续传
资源永久有效

📦 使用说明

下载后用解压软件解压
推荐 WinRAR 或 7-Zip
如有密码请查看说明
解压后即可使用

🎁 积分获取

上传资源获得积分
每日签到免费领取
邀请好友注册奖励
查看详情 →

相关标签

点击标签查看更多相关资源：

#FIR #滤波器 #报告 #代码

相关资源推荐