大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平...
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
u1136424.dls
1.2 KB
包内组件
2
FILE
decoder_3_to_8aa.pin
7.4 KB
包内组件
3
FILE
u4168080.dls
9.6 KB
包内组件
4
FILE
decoder_3_to_8.rpt
20 KB
包内组件
5
FILE
decoder_3_to_8.hex
72 KB
包内组件
6
FILE
decoder_3_to_8aa.rpt
24.4 KB
包内组件
7
FILE
decoder_3_to_8aa.ndb
6.3 KB
包内组件
8
FILE
lib.dls
136 B
包内组件
9
FILE
decoder_3_to_8.fit
4.7 KB
包内组件
10
FILE
decoder_3_to_8.ndb
6.4 KB
包内组件
11
FILE
decoder_3_to_8.cnf
47.1 KB
包内组件
12
FILE
decoder_3_to_8aa.mmf
8 B
包内组件