虫虫虫开发者社区

上传资源

Interpolation FIR Design Example for Stratix Devices

VHDL/FPGA/Verilog 25 K 86 次下载 2014-01-19

资源详细信息

文件格式

ZIP

文件大小

25 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-01-19 19:26

下载统计

86 次

所需积分

2 积分

Interpolation FIR Design Example for Stratix Devices - 资源详细说明

Interpolation FIR Design Example for Stratix Devices

Interpolation FIR Design Example for Stratix Devices - 源码文件列表

本资源包含 15 个源码文件支持在线预览，点击文件名即可查看

1

rom0.v

2

rom1.v

3

mult_add.v

4

rom0.mif

5

rom1.mif

6

step.vwf

7

inter_poly.m

8

impulse.vwf

9

rom3.v

10

rom3.mif

11

inter_poly.v

12

random.vwf

13

rom2.v

14

rom2.mif

15

pll.v

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载 Interpolation FIR Design Examp

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#FIR filter #FPGA #Stratix #DSP

相关VHDL/FPGA/Verilog资源推荐