虫虫首页|资源下载|资源专辑|精品软件
登录|注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 基于SMART-I实验平台的时钟电路设计与实现

基于SMART-I实验平台的时钟电路设计与实现

  • 资源大小：302 K
  • 上传时间： 2014-01-09
  • 上传用户：x184372250
  • 资源积分：2 下载积分
  • 标      签： SMART-I 实验 时钟 电路设计

资 源 简 介

基于SMART-I实验平台的时钟电路设计与实现，利用vhdl编程进行仿真，并且下载实现，功能正确

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1