通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零 - 免费下载
VHDL/FPGA/Verilog资源
文件大小:84 K
💡 温馨提示:本资源由用户 jellylihui 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
📂 共 53 个源码文件 点击文件名可在线查看源代码