欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用VHDL语言设计三人表决器 新建VHDL设计文件并保存
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
VHDL/FPGA/Verilog
34 K
104 次下载
2014-12-07
资源详细信息
文件格式
压缩包
文件大小
34 K
资源分类
VHDL/FPGA/Verilog
上传者
dongjunxi126
发布时间
2014-12-07 12:33
下载统计
104
次
所需积分
2 积分
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 - 资源详细说明
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 - 源码文件列表
本资源包含 21 个源码文件
支持在线预览,点击文件名即可查看
1
u8596967.dls
查看源码
2
majority_voter.rpt
查看源码
3
lib.dls
查看源码
4
majority_voter.vhd
查看源码
5
majority_voter.acf
查看源码
6
majority_voter.hif
查看源码
7
u1235391.dls
查看源码
8
majority_voter.cnf
查看源码
9
majority_voter.scf
查看源码
10
majority_voter.pin
查看源码
11
majority_voter.snf
查看源码
12
majority_voter.gdf
查看源码
13
majority_voter.fit
查看源码
14
majority_voter.jbc
查看源码
15
majority_voter.sym
查看源码
查看完整源码列表 (共 21 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用VHDL语言设计三人表决器 新建VHDL设计文件并保存
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#FPGA
#三人表决器
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
语言设计
三人表决器
新建
VHDL
设计文件并保存 检查编译 波形仿真
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真...
2014-12-07
104 次
1489 浏览
2
用
VHDL
语言编写的
三人表决器
用VHDL语言编写的三人表决器,多数服从少数,或者一致通过。...
2014-01-11
27 次
1271 浏览
3
用
VHDL
语言仿真闹钟设计 用
VHDL
语言仿真闹钟设计
用VHDL语言仿真闹钟设计 用VHDL语言仿真闹钟设计...
2013-12-11
28 次
1086 浏览
4
用
VHDL
语言仿真音乐设计 用
VHDL
语言仿真音乐设计
用VHDL语言仿真音乐设计 用VHDL语言仿真音乐设计...
2016-11-11
181 次
1082 浏览
5
要求用
VHDL
语言设计7人表决器和系列检测器
要求用VHDL语言设计7人表决器和系列检测器,检测“1111111101111110”...
2013-12-26
79 次
1132 浏览
6
包含
VHDL
语言设计7人表决器电路和系检测器列
包含VHDL语言设计7人表决器电路和系检测器列...
2014-01-05
166 次
1056 浏览
7
VHDL
----语言仿真闹钟设计
VHDL----语言仿真闹钟设计...
2017-02-13
126 次
1051 浏览
8
7人投票表决器的
VHDL
设计
7人投票表决器的VHDL设计...
2021-09-13
0 次
124 浏览
9
算术运算单元ALU的设计,才用
VHDL
语言编写,有仿真波形
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形...
2014-01-03
121 次
1231 浏览
10
VHDL
语言实现
三人表决器
控制电路
VHDL语言实现三人表决器控制电路,有优先级自主设定等功能...
2013-12-03
138 次
1188 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源