欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形
VHDL/FPGA/Verilog
93 K
121 次下载
2014-01-03
资源详细信息
文件格式
RAR
文件大小
93 K
资源分类
VHDL/FPGA/Verilog
上传者
wwangllei
发布时间
2014-01-03 22:20
下载统计
121
次
所需积分
2 积分
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形 - 资源详细说明
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
alu.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#ALU
#VHDL
#算术运算单元
#仿真波形
相关VHDL/FPGA/Verilog资源推荐
1
算术运算单元
ALU
的设计,才用
VHDL
语言编写,有
仿真波形
算术运算单元ALU的设计,才用VHDL语言编写,有仿真波形...
2014-01-03
121 次
1232 浏览
2
用verilog语言编写的4位算术逻辑单元
ALU
,功能参考74181
用verilog语言编写的4位算术逻辑单元ALU,功能参考74181,包含.v文件以及测试用.vwf文件...
2016-09-28
143 次
1336 浏览
3
用
VHDL
语言仿真闹钟设计 用
VHDL
语言仿真闹钟设计
用VHDL语言仿真闹钟设计 用VHDL语言仿真闹钟设计...
2013-12-11
28 次
1088 浏览
4
用
VHDL
语言仿真音乐设计 用
VHDL
语言仿真音乐设计
用VHDL语言仿真音乐设计 用VHDL语言仿真音乐设计...
2016-11-11
181 次
1084 浏览
5
4位
ALU
逻辑运算单元
4位ALU逻辑运算单元,可进行加法、减法、逻辑运算、移位等操作。...
2016-05-29
80 次
1090 浏览
6
ALU
运算器
VHDL
代码
ALU运算器VHDL代码,介绍了16中运算方法,可用于cpu的设计中...
2014-01-01
136 次
1127 浏览
7
用
VHDL
实现8种运算的
ALU
用VHDL实现8种运算的ALU,带鱼不带符号的加减乘除,与或异或和求反...
2016-12-04
146 次
1054 浏览
8
ALU
算术逻辑运算单元 主要代码 运行环境为QU6.0
ALU算术逻辑运算单元 主要代码 运行环境为QU6.0...
2013-12-04
116 次
1097 浏览
9
用
VHDL
语言仿真乘法器设计。能够实现一般乘法运算。
用VHDL语言仿真乘法器设计。能够实现一般乘法运算。...
2017-07-18
101 次
1280 浏览
10
用
VHDL
语言设计三人表决器 新建
VHDL
设计文件并保存 检查编译 波形仿真
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真...
2014-12-07
104 次
1494 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源