欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
软件设计/软件工程
›
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法
软件设计/软件工程
2 K
125 次下载
2017-08-12
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
软件设计/软件工程
上传者
jipigu
发布时间
2017-08-12 00:05
下载统计
125
次
所需积分
2 积分
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法 - 资源详细说明
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
counter.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关软件设计/软件工程资源:
#计数器
#Verilog
#FPGA
#数字逻辑
相关软件设计/软件工程资源推荐
1
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法
描述的是一个含计数使能异步复位和计数值并行预置功能8 位的加法...
2017-08-12
125 次
1148 浏览
2
含计数使能、异步复位和计数值并行预置功能4位加法
计数器
含计数使能、异步复位和计数值并行预置功能4位加法计数器...
2014-08-21
82 次
1379 浏览
3
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法
计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器,例1是其VHDL描述。由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;...
2013-12-18
49 次
1115 浏览
4
带复位和时钟使能的十进制
计数器
verilo 描述
带复位和时钟使能的十进制计数器 verilo 描述...
2017-09-18
65 次
1205 浏览
5
设计含异步清零和同步时钟使能的加法
计数器
设计含异步清零和同步时钟使能的加法计数器...
2014-11-26
102 次
1524 浏览
6
减1
计数器
一、设计要求 用
Verilog
HDL语言设计一个
计数器
。 要求
计数器
具有异步置位/复位功能
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明:...
2015-03-28
35 次
1599 浏览
7
同步复位和异步复位,
FPGA
设计
同步复位和异步复位,FPGA设计...
2013-09-05
26 次
1092 浏览
8
同步复位和异步复位,
FPGA
设计
同步复位和异步复位,FPGA设计...
2013-12-27
171 次
1082 浏览
9
带使能、 异步复位端的十二进制
计数器
的 设计的一个例子
带使能、 异步复位端的十二进制计数器的 设计的一个例子...
2016-06-20
120 次
1438 浏览
10
带有异步复位和同步时钟的十进制加法
计数器
带有异步复位和同步时钟的十进制加法计数器...
2014-12-02
50 次
1455 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源