虫虫虫开发者社区

上传资源

简易UART程序 verilog 描述

VHDL/FPGA/Verilog 19 K 40 次下载 2014-01-15

资源详细信息

文件格式

RAR

文件大小

19 K

资源分类

VHDL/FPGA/Verilog

上传者

发布时间

2014-01-15 18:35

下载统计

40 次

所需积分

2 积分

简易UART程序 verilog 描述 - 资源详细说明

简易UART程序 verilog 描述

简易UART程序 verilog 描述 - 源码文件列表

本资源包含 39 个源码文件支持在线预览，点击文件名即可查看

1

uart.npl

2

uart_core.vhd

3

uart_top.jhd

4

baudrate_generator_tb.vhd

5

counter.jhd

6

shift_register.jhd

7

uart_package.vhd

8

parity_verifier.vhd

9

counter_tb.jhd

10

parity_verifier_tb.vhd

11

uart_top_tb.jhd

12

uart_top.vhd

13

counter.vhd

14

baudrate_generator.jhd

15

shift_register_tb.vhd

查看完整源码列表 (共 39 个文件) →

温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载简易UART程序 verilog 描述

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

下载说明与使用指南

下载说明

本资源需消耗 2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用

使用说明

下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用

积分获取方式

上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →

相关技术标签

点击标签浏览更多相关VHDL/FPGA/Verilog资源：

#Verilog #UART #串口通信

相关VHDL/FPGA/Verilog资源推荐