提供《verilog描述的uart发射端功能实现》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
uart.npl
1015 B
包内组件
2
FILE
uart_core.vhd
6.4 KB
包内组件
3
FILE
uart_top.jhd
224 B
包内组件
4
FILE
baudrate_generator_tb.vhd
2.7 KB
包内组件
5
FILE
counter.jhd
16 B
包内组件
6
FILE
shift_register.jhd
23 B
包内组件
7
FILE
uart_package.vhd
1.5 KB
包内组件
8
FILE
parity_verifier.vhd
704 B
包内组件
9
FILE
counter_tb.jhd
41 B
包内组件
10
FILE
parity_verifier_tb.vhd
2.4 KB
包内组件
11
FILE
uart_top_tb.jhd
43 B
包内组件
12
FILE
uart_top.vhd
7.3 KB
包内组件